用于读取操作的技术的制作方法

相关申请的交叉引用

本专利申请要求bedeschi等人于2019年1月23日提交的标题为“用于读取操作的技术(techniquesforreadoperations)”的第16/254,962号美国专利申请的优先权，所述申请转让给本受让人，并且明确地以全文引用的方式并入本文中。

技术领域涉及用于读取操作的技术。

背景技术：

下文大体上涉及一种包含至少一个存储器装置的系统，且更确切地说，涉及可包含偏移消除的用于读取操作的技术。

存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过编程存储器装置的不同状态来存储信息。例如，二进制装置最常存储通常由逻辑1或逻辑0表示的两种状态中的一个。在其它装置中，可以存储多于两个状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻式ram(rram)、快闪存储器、相变存储器(pcm)等。存储器装置可为易失性或非易失性的。例如feram的非易失性存储器即使在无外部电源存在下仍可维持所存储的逻辑状态很长一段时间。例如dram的易失性存储器装置在与外部电源断开连接时可能会丢失它们所存储的状态。feram能够实现类似于易失性存储器的密度，但可具有非易失性特性，这是因为使用铁电电容器作为存储装置。

一般来说，改进存储器装置可包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保持、降低功率消耗或降低制造成本以及其它度量。一些存储器单元可配置成存储多个状态。还可能希望提高存储器装置的感测组件的效率(例如，更少的功率消耗、提高的感测准确性)。

技术实现要素：

描述一种设备。所述设备可包含：第一晶体管；其配置成在第一栅极处接收第一电压并向第一节点输出第二电压；第二晶体管，其配置成在第二栅极处接收第三电压并向第二节点输出第四电压；第三晶体管，其与第一节点耦合且配置成将所述第二电压传输到与存储器单元相关联的第三节点，所述第二电压至少部分地基于所述第一电压和所述第一晶体管的第一电压阈值；第四晶体管，其与所述第三节点和所述第二晶体管的所述第二栅极耦合且配置成至少部分地基于所述第二电压和与所述存储器单元相关联的逻辑状态而选择性地偏置所述第二栅极；以及锁存器，其包括第一输入，所述第一输入与所述第一节点耦合且配置成至少部分地基于接收到参考电压信号而确定与所述存储器单元相关联的所述逻辑状态。

描述一种方法。方法可包含：将第一晶体管的第一栅极偏置到第一电压；至少部分地基于将所述第一晶体管的所述第一栅极偏置到所述第一电压而将第一节点预充电到第二电压，所述第二电压至少部分地基于所述第一电压和所述第一晶体管的第一阈值电压；至少部分地基于对所述第一节点预充电而耦合存储器单元与预充电到所述第二电压的所述第一节点；至少部分地基于耦合所述存储器单元与所述第一节点而将第二晶体管的第二栅极偏置到第三电压；以及至少部分地基于向所述第二晶体管的所述第二栅极施加所述第三电压而向与锁存器和所述第二晶体管耦合的第二节点施加第四电压，所述第四电压至少部分地基于所述第三电压和所述第二晶体管的第二阈值电压。

描述一种方法。方法可包含：作为存储器单元的读取操作的部分，将第一节点耦合到第一电压源以使所述第一节点增加到第一电压电平；作为所述存储器单元的所述读取操作的部分，将第二节点耦合到第二电压源以使所述第二节点增加到第二电压电平；至少部分地基于将所述第一节点耦合到所述第一电压源而向与所述第一节点耦合的第一电容器施加电压增加以增加所述第一节点的第三电压电平；至少部分地基于向所述第一电容器施加所述电压增加而耦合所述第一节点与所述第二节点；以及至少部分地基于将所述第一节点耦合到所述第二节点而在所述读取操作期间向锁存器施加参考电压。

描述一种设备。所述设备可包含：第一源极随耦器，其与参考电压供应器耦合且配置成输出表示由所述参考电压供应器提供的参考电压的第一信号；第二源极随耦器，其与存储器单元的数字线耦合且配置成输出表示由所述存储器单元存储的逻辑状态的第二信号；以及参考电容器，其与所述第一源极随耦器耦合且配置成修改与所述第一信号相关联的参考电压偏移。

附图说明

图1示出根据如本文中所公开的实例的支持用于读取操作的技术的系统的实例。

图2示出根据如本文中所公开的实例的支持用于读取操作的技术的存储器裸片的实例。

图3a和3b示出根据如本文中所公开的实例的支持用于读取操作的技术的磁滞曲线的实例。

图4示出根据如本文中所公开的实例的支持用于读取操作的技术的电路的实例。

图5示出根据如本文中所公开的实例的支持用于读取操作的技术的时序图的实例。

图6a到6c示出根据如本文中所公开的实例的支持用于读取操作的技术的电路的实例。

图7示出根据如本文中所公开的实例的支持用于读取操作的技术的电路的实例。

图8示出根据如本文中所公开的实例的支持用于读取操作的技术的时序图的实例。

图9示出根据本公开的方面的支持用于读取操作的技术和参考电压调整的存储器装置的框图。

图10和11示出根据如本文中所公开的实例的说明支持用于读取操作的技术的一或多种方法的流程图。

具体实施方式

存储器装置使用读取操作通过将电荷从存储器单元转移到感测组件来检索存储在存储器单元上的数据状态(例如，逻辑1或逻辑0)。存储在存储器单元上的数据状态可以通过比较存储器单元电压与参考电压来确定。存储在存储器单元上的逻辑状态可以与参考电压相比较以确定存储在存储器单元上的逻辑状态。为了提高感测准确性，感测组件可包含用于(例如，在从存储器单元读取所存储电荷时)放大所存储电荷的电压响应的电路系统。另外，所述电路系统可以放大和/或调整参考电压的电平以获得与第一存储器状态相关联的电压电平和与第二存储器状态相关联的电压电平之间的偏移。例如，可能需要使参考电压处于第一存储器状态电压和第二存储器状态电压之间(例如，中间)。

在一些情况下，感测电路系统可包含参考晶体管与信号(例如，存储器侧)晶体管隔离的晶体管对。晶体管中的每一个可以配置为源极随耦器电路，其中输出电压可与施加到栅极的电压成正比。在一些情况下，晶体管对可包含差分晶体管对。此外，每个晶体管可具有影响所述晶体管的电压输出的不同阈值电压。因此，存储在存储器装置上的电荷可受存储器侧晶体管阈值影响，参考电荷可受参考侧晶体管阈值的不同量影响。因此，感测组件所取样的最终存储器和参考电压可以基于不同晶体管之间的阈值不匹配而变化，这可能会降低感测过程的准确性(例如，增加位错误率)。

描述了用于使用具有偏移消除组件的晶体管对感测存储器单元电压的技术。感测操作可以在多个阶段中实施，其中在第一阶段期间，晶体管对中的每个晶体管可以通过电荷共享补偿另一晶体管的电压阈值。例如，经受参考晶体管阈值下降的预充电电压可以施加到存储器装置侧(例如，存储器节点或信号节点)。类似地，经受存储器晶体管阈值下降的预充电电压可以施加到参考电压侧(例如，参考节点)。因此，在第一阶段结束时，存储器节点可以存储包含来自参考晶体管的阈值效应的电压，参考节点可以存储包含来自信号晶体管的阈值效应的电压。

在第二阶段中，参考节点电压可以偏移并放大，以在感测组件处实现参考电压响应，它有助于确定所存储的存储器状态。例如，参考节点电压可以从与第一逻辑状态和第二逻辑状态相关联的存储器电压信号偏移。同样地，所存储的存储器单元电压可施加到存储器节点，且存储器节点电压可以放大以提高感测准确性。

在第三阶段中，参考节点上的电压可以通过参考晶体管转移到感测组件，并且存储器节点上的电压可以通过存储器晶体管转移到感测组件。因此，参考电压可以偏移存储器晶体管阈值(例如，相对于阶段1的预充电)和参考晶体管阈值(例如，阶段3的取样到感测组件)。类似地，存储器电压可以偏移参考晶体管阈值(例如，相对于阶段1的预充电)和信号晶体管阈值(例如，阶段3的取样到感测组件)。因此，可以从所取样的参考和存储器电压中有效地去除晶体管对之间的电压不匹配。去除由不匹配的晶体管阈值造成的可变性可以改善对存储器单元所存储的逻辑状态的感测。

另外或替代地，存储器装置包含用于放大和偏移参考电压以及放大存储器电压的放大电路系统。在一些情况下，放大电路系统可包含用于存储器侧和参考侧中的每一个的独立电路。也就是说，存储器装置可具有用于参考节点的第一放大电路和用于存储器节点的第二放大电路。然而，与每个放大电路相关联的电路系统(例如，电容器)可在电压响应中引入一或多个差，例如，由于每个电路中的电气组件(例如，电容器)的不同泄漏速率。因此，参考电压和存储器电压之间的可变性可由这种差造成，使得参考电压和存储器电压之间的可变性增大，这会降低感测过程的准确性。

描述了用于使用经耦合放大电路感测存储器单元电压的技术。在一些情况下，存储器放大电路和参考放大电路可以耦合(例如，短路)以在存储器节点和参考节点中的每一个上产生相同电压响应。在一些情况下，向参考节点添加额外的电容电路以模拟存储器节点的电压响应，例如，由于数字线的电容效应。电容电路可首先与电压源耦合以在预充电周期(例如，第一阶段)期间对电容节点充电。在放大过程之前，电压源可以与电容节点断开连接。接着，结合放大程序，电容节点可以耦合到参考节点以调谐参考节点的电压响应，从而匹配存储器节点，同时在第一存储器状态(例如，与逻辑1相关联的电压电平)和第二存储器状态(例如，与逻辑0相关联的电压电平)之间具有一致偏移。因此，可以减小由独立放大电路造成的可变性。在一些情况下，可以实施偏移消除和耦合放大以提高存储器装置的感测操作的准确性和/或可靠性。

首先在参考图1到3所描述的存储器系统和存储器裸片的上下文中描述本公开的特征。在参考图4到8所描述的电路图、时序图和示出电路操作的图的上下文中描述本公开的特征。本公开的这些和其它特征另外参考涉及如参考图9到11所描述的偏移消除技术的设备图和流程图来说明和描述。

图1示出根据本文所公开的实例的利用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110和多个信道115，所述信道115耦合外部存储器控制器105与存储器装置110。系统100可包含一或多个存储器装置，但是为易于描述，一或多个存储器装置可以被描述为单个存储器装置110。

系统100可包含电子装置的方面，例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可以是便携式电子装置的实例。系统100可以是计算机、笔记本电脑、平板电脑、智能手机、蜂窝式电话、可穿戴装置、连接因特网的装置等等的实例。存储器装置110可以是系统中配置成存储系统100的一或多个其它组件的数据的组件。在一些实例中，系统100配置成使用基站或接入点与其它系统或装置进行双向无线通信。在一些实例中，系统100能够进行机器型通信(mtc)、机器到机器(m2m)通信或装置到装置(d2d)通信。

系统100的至少部分可以是主机装置的实例。此类主机装置可以是使用存储器来执行过程的装置的实例，例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、笔记本电脑、平板电脑、智能手机、蜂窝式电话、可穿戴装置、连接因特网的装置、某一其它静止或便携式电子装置等等。在一些情况下，主机装置可以指实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在一些情况下，外部存储器控制器105可被称作主机或主机装置。

在一些情况下，存储器装置110可以是配置成与系统100的其它组件通信并提供可供系统100使用或引用的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可配置成与至少一种或多种不同类型的系统100合作。系统100的组件和存储器装置110之间的传信可用来支持调制信号的调制方案、用于传送信号的不同引脚设计、系统100和存储器装置110的不同封装、系统100和存储器装置110之间的时钟传信和同步、定时惯例和/或其它因素。

存储器装置110可配置成存储系统100的组件的数据。在一些情况下，存储器装置110可充当系统100的从属型装置(例如，响应于并执行系统100通过外部存储器控制器105提供的命令)。此类命令可包含存取操作的存取命令，例如写入操作的写入命令、读取操作的读取命令、刷新操作的刷新命令或其它命令。存储器装置110可包含两个或更多个存储器裸片160(例如，存储器芯片)来支持所要或指定的数据存储容量。包含两个或更多个存储器裸片的存储器装置110可被称作多裸片存储器或封装(也被称作多芯片存储器或封装)。

系统100可进一步包含处理器120、基本输入/输出系统(bios)组件125、一或多个外围组件130和输入/输出(i/o)控制器135。系统100的组件可以使用总线140与彼此电子连通。

处理器120可配置成控制系统100的至少部分。处理器120可以是通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或者它可以是这些类型的组件的组合。在这些情况下，处理器120可以是中央处理单元(cpu)、图形处理单元(gpu)、通用图形处理单元(gpgpu)或系统芯片(soc)的实例以及其它实例。

bios组件125可以是包含作为固件操作的bios的软件组件，它可初始化并运行系统100的各种硬件组件。bios组件125还可管理处理器120和系统100的各种组件之间的数据流，所述各种组件例如是外围组件130、i/o控制器135等。bios组件125可包含存储在只读存储器(rom)、快闪存储器或任何其它非易失性存储器中的程序或软件。

外围组件130可以是任何输入装置或输出装置或此类装置的接口，并且可以集成到系统100中或与系统100集成。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(usb)控制器、串行或并行端口或外围卡槽，例如外围组件互连(pci)或专用图形端口。外围组件130可以是被本领域的技术人员理解为外围设备的其它组件。

i/o控制器135可管理处理器120和外围组件130、输入装置145或输出装置150之间的数据通信。i/o控制器135可管理未集成到系统100中或未与系统100集成的外围设备。在一些情况下，i/o控制器135可表示到外部外围组件的物理连接或端口。

输入145可表示在系统100外部的向系统100或其组件提供信息、信号或数据的装置或信号。这可包含用户接口，或与其它装置介接或在其它装置之间介接。在一些情况下，输入145可以是通过一或多个外围组件130与系统100介接的外围设备，或者可以由i/o控制器135管理。

输出150可表示在系统100外部的配置成从系统100或其任一组件接收输出的装置或信号。输出150的实例可包含显示器、音频扬声器、印刷装置或印刷电路板上的另一处理器，等等。在一些情况下，输出150可以是通过一或多个外围组件130与系统100介接的外围设备，或者可以由i/o控制器135管理。

系统100的组件可以由设计成实行它们的功能的通用或专用电路系统组成。这可包含配置成实行本文中所描述的功能的各种电路元件，例如，导电线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。

存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-n)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-n)。存储器阵列170可以是存储器单元的集合(例如，网格)，其中每一存储器单元配置成存储数字数据的至少一个位。参考图2更详细地描述存储器阵列170的特征和/或存储器单元。

在一些实例中，存储器装置110或存储器裸片160可以耦合到或包含一或多个放大组件(例如，以增加或减小电压电平)、一或多个信号区分组件、一或多个感测组件或其组合。例如，存储器阵列170中的每个存储器单元可以与数字线耦合，数字线可以另外与存储器节点耦合。存储器节点可以通过第一晶体管(例如，源极随耦器电路)耦合到锁存器的第一输入节点。存储器阵列170中的每个存储器单元可以另外与参考节点相关联。参考节点可以通过第二晶体管(例如，第二源极随耦器电路)耦合到锁存器的第二输入节点。一或多个放大电路可以耦合到存储器节点或参考节点。例如，第一放大电路可以耦合到存储器节点，且第二放大生成电路可以耦合到参考节点。第一和第二放大电路可以使存储器或参考节点处的电压电平增加、减小或偏移，以增强来自存储器单元的存储器电压或第一和第二锁存器输入处的参考电压。

存储器装置110可以是二维(2d)存储器单元阵列的实例，也可以是三维(3d)存储器单元阵列的实例。例如，2d存储器装置可包含单个存储器裸片160。3d存储器装置可包含两个或更多个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b和/或任何数量的存储器裸片160-n)。在3d存储器装置中，多个存储器裸片160-n可以堆叠在彼此的顶部上或紧靠着彼此堆叠。在一些情况下，3d存储器装置中的存储器裸片160-n可被称作板、层级、层或裸片。3d存储器装置可包含任何数量的堆叠存储器裸片160-n(例如，两个、三个、四个、五个、六个、七个、八个)。相比于单个2d存储器装置，这可增加可以定位在衬底上的存储器单元的数量，继而可以降低制造成本或增加存储器阵列的性能或这两者。在某一3d存储器装置中，不同板可共享至少一个共同存取线，使得一些板可以共享字线、数字线和/或板线中的至少一个。

装置存储器控制器155可包含配置成控制存储器装置110的操作的电路或组件。因而，装置存储器控制器155可包含使得存储器装置110能够执行命令的硬件、固件和软件，并且可配置成接收、传输或执行与存储器装置110有关的命令、数据或控制信息。装置存储器控制器155可配置成与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况下，存储器装置110可从外部存储器控制器105接收数据和/或命令。例如，存储器装置110可接收指示存储器装置110代表系统100的组件(例如，处理器120)存储特定数据的写入命令或指示存储器装置110向系统100的组件(例如，处理器120)提供存储于存储器裸片160中的特定数据的读取命令。在一些情况下，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。装置存储器控制器155和/或本地存储器控制器165中包含的组件的实例可包含用于解调从外部存储器控制器105接收的信号的接收器、用于调制和向外部存储器控制器105传输信号的解码器、逻辑、解码器、放大器、滤波器等等。

本地存储器控制器165(例如，在存储器裸片160本地)可配置成控制存储器裸片160的操作。并且，本地存储器控制器165可配置成与装置存储器控制器155通信(例如，接收和传输数据和/或命令)。本地存储器控制器165可支持装置存储器控制器155控制如本文中所描述的存储器装置110的操作。在一些情况下，存储器装置110不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器105可执行本文中所描述的各种功能。因而，本地存储器控制器165可配置成与装置存储器控制器155通信、与其它本地存储器控制器165通信，或直接与外部存储器控制器105或处理器120通信。

外部存储器控制器105可配置成启用系统100的组件(例如，处理器120)和存储器装置110之间的信息、数据和/或命令的通信。外部存储器控制器105可充当系统100的组件和存储器装置110之间的联络人，使得系统100的组件可能不需要知晓存储器装置的操作的细节。系统100的组件可向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如，读取命令或写入命令)。外部存储器控制器105可转换或转化在系统100的组件和存储器装置110之间交换的通信。在一些情况下，外部存储器控制器105可包含生成共同(源)系统时钟信号的系统时钟。在一些情况下，外部存储器控制器105可包含生成共同(源)数据时钟信号的共同数据时钟。

在一些情况下，外部存储器控制器105或系统100的其它组件或其在本文中所描述的功能可以由处理器120实施。例如，外部存储器控制器105可以是由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器105被描绘为在存储器装置110外部，但是在一些情况下，外部存储器控制器105或其在本文中所描述的功能可以由存储器装置110实施。例如，外部存储器控制器105可以是由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些情况下，外部存储器控制器105可以跨处理器120和存储器装置110分布，使得外部存储器控制器105的部分由处理器120实施，且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样地，在一些情况下，本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能可在一些情况下由外部存储器控制器105(与处理器120分离或包含在处理器120中)执行。

系统100的组件可使用多个信道115与存储器装置110交换信息。在一些实例中，信道115可启用外部存储器控制器105和存储器装置110之间的通信。每一信道115可在与系统100的组件相关联的端子之间包含一或多个信号路径或传输介质(例如，导体)。例如，信道115可包含第一端子，所述第一端子包含位于外部存储器控制器105处的一或多个引脚或垫和位于存储器装置110处的一或多个引脚或垫。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可配置成充当信道的部分。在一些情况下，端子的引脚或垫可以是信道115的信号路径的一部分。额外信号路径可以与信道的端子耦合以在系统100的组件内路由信号。例如，存储器装置110可包含将信号从信道115的端子路由到存储器装置110的各种组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)的信号路径(例如，在存储器装置110或其组件内部的信号路径，例如在存储器裸片160内部)。

信道115(和相关联的信号路径和端子)可以专用于传送特定类型的信息。在一些情况下，信道115可以是聚合信道，并因此可包含多个单独信道。例如，数据信道190可以是x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(包含十六个信号路径)等等。通过信道传送的信号可以使用双倍数据速率(ddr)时序方案。例如，信号的一些符号可以寄存在时钟信号的上升边沿上，信号的其它符号可以寄存在时钟信号的下降边沿上。通过信道传送的信号可以使用单倍数据速率(sdr)信令。例如，信号的一个符号可以针对每个时钟循环寄存。

在一些情况下，信道115可包含一或多个命令和地址(ca)信道186。ca信道186可配置成在外部存储器控制器105和存储器装置110之间传送命令，包含与命令相关联的控制信息(例如，地址信息)。例如，ca信道186可包含具有所要数据的地址的读取命令。在一些情况下，ca信道186可以寄存在上升时钟信号边沿和/或下降时钟信号边沿上。在一些情况下，ca信道186可包含任何数量的信号路径来对地址和命令数据进行解码(例如，八个或九个信号路径)。

在一些情况下，信道115可包含一或多个时钟信号(ck)信道188。ck信道188可配置成在外部存储器控制器105和存储器装置110之间传送一或多个共同时钟信号。每一时钟信号可配置成在高状态和低状态之间振荡并协调外部存储器控制器105和存储器装置110的动作。在一些情况下，时钟信号可以是差分输出(例如，ck_t信号和ck_c信号)，且ck信道188的信号路径可以进行相应配置。在一些情况下，时钟信号可以是单端的。ck信道188可包含任何数量的信号路径。在一些情况下，时钟信号ck(例如，ck_t信号和ck_c信号)可提供用于存储器装置110的命令和寻址操作或存储器装置110的其它全系统操作的定时参考。因此，时钟信号ck可以不同地称为控制时钟信号ck、命令时钟信号ck或系统时钟信号ck。系统时钟信号ck可由系统时钟生成，所述系统时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等等)。

在一些情况下，信道115可包含一或多个数据(dq)信道190。数据信道190可配置成在外部存储器控制器105和存储器装置110之间传送数据和/或控制信息。例如，数据信道190可传送(例如，双向)将写入到存储器装置110的信息或从存储器装置110读取的信息。数据信道190可传送可以使用各种不同调制方案(例如，nrz、pam4)调制的信号。

在一些情况下，信道115可包含可以专用于其它目的的一或多个其它信道192。这些其它信道192可包含任何数量的信号路径。

在一些情况下，其它信道192可包含一或多个写入时钟信号(wck)信道。尽管wck中的‘w’名义上可代表“写入”，但是写入时钟信号wck(例如，wck_t信号和wck_c信号)可提供通常用于存储器装置110的存取操作的定时参考(例如，读取和写入操作两者的定时参考)。因此，写入时钟信号wck还可被称作数据时钟信号wck。wck信道可配置成在外部存储器控制器105和存储器装置110之间传送共同数据时钟信号。数据时钟信号可配置成协调外部存储器控制器105和存储器装置110的存取操作(例如，写入操作或读取操作)。在一些情况下，写入时钟信号可以是差分输出(例如，wck_t信号和wck_c信号)，且wck信道的信号路径可以进行相应配置。wck信道可包含任何数量的信号路径。数据时钟信号wck可由数据时钟生成，所述数据时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等等)。

在一些情况下，其它信道192可包含一或多个错误检测码(edc)信道。edc信道可配置成传送错误检测信号，例如校验和，以便提高系统可靠性。edc信道可包含任何数目个信号路径。

信道115可使用各种不同架构耦合外部存储器控制器105与存储器装置110。各种架构的实例可包含总线、点对点连接、交叉开关、例如硅插入件的高密度插入件，或在有机衬底中形成的信道或其某一组合。例如，在一些情况下，信号路径可至少部分地包含高密度插入件，例如硅插入件或玻璃插入件。

通过信道115传送的信号可以使用各种不同调制方案来调制。在一些情况下，可以使用二进制符号(或二进制级)调制方案来调制在外部存储器控制器105和存储器装置110之间传送的信号。二进制符号调制方案可以是m进制调制方案的实例，其中m等于二。二进制符号调制方案的每一符号可配置成表示数字数据的一个位(例如，符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于不归零(nrz)、单极编码、双极编码、曼彻斯特编码(manchesterencoding)、具有两个符号的脉冲振幅调制(pam)(例如，pam2)等等。

在一些情况下，可以使用多符号(或多级)调制方案来调制在外部存储器控制器105和存储器装置110之间传送的信号。多符号调制方案可以是m进制调制方案的实例，其中m大于或等于三。多符号调制方案的每一符号可配置成表示数字数据的超过一个位(例如，符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于pam4、pam8等、正交振幅调制(qam)、正交相移键控(qpsk)等等。多符号信号或pam4信号可以是使用包含至少三个层级对信息的超过一个位进行编码的调制方案来调制的信号。多符号调制方案和符号可替代地称作非二进制、多位或高阶调制方案和符号。

在一些情况下，外部存储器控制器105或本地存储器控制器165可以控制与存储器阵列170中的一或多个存储器单元的感测操作相关联的电压增加(例如，电压升高)或电压减小(例如，电压偏移)。例如，第一放大电路可以与感测电路的存储器节点耦合，且第二放大电路可以与感测电路的参考节点耦合。在读取操作期间，控制器可以使第一放大电路增加(例如，升高)存储器节点上的电压。控制器还可使第二放大电路减小(例如，偏移)和增加(例如，升高)参考节点上的电压。这种升高和偏移操作可在读取操作期间执行，以产生介于第一逻辑状态(例如，逻辑1)和第二逻辑状态(例如，逻辑0)之间的参考电压电平。在一些情况下，控制器可以使放大电路中的一或多个在读取操作期间修改存储器的电压增加或减小或参考电压，以改善存储于存储器单元中的逻辑状态感测。例如，参考放大电路可以向参考电压施加电压减小，然后施加电压增加，使得参考电压电平大致在与存储在存储器单元上的第一逻辑状态(例如，逻辑1)和第二逻辑状态(例如，逻辑0)相关联的电压信号电平中间。

在一些情况下，一或多个放大电路可以耦合在存储器和参考节点之间以在每个节点上产生相同的电压响应。此外，参考节点可包含可用于调谐参考节点的电压响应以模拟存储器节点的电压响应的电容电路。在一些情况下，电容电路可以耦合到电压源和接地元件。在一些情况下，电容电路可以通过开关耦合到参考节点，使得电容电路可以在一开始与参考节点解耦。电容元件可以在读取操作期间耦合到参考节点，以在对感测组件的参考电压取样之前或在这同时修改参考节点的电压电平。

图2示出根据本文中所公开的实例的存储器裸片200的实例。存储器裸片200可以是参考图1所描述的存储器裸片160的实例。在一些情况下，存储器裸片200可被称作存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含可编程成存储不同逻辑状态的一或多个存储器单元205。每一存储器单元205可编程成存储两个或更多个状态。例如，存储器单元205可配置成一次存储数字逻辑的一个位(例如，逻辑0和逻辑1)。在一些情况下，单个存储器单元205(例如，多级存储器单元)可配置成一次存储数字逻辑的超过一个位(例如，逻辑00、逻辑01、逻辑10或逻辑11)。

存储器单元205可以存储表示数字数据的状态(例如，极化状态或介电电荷)。在feram架构中，存储器单元205可包含电容器，所述电容器包含铁电材料，并用于存储表示可编程状态的电荷和/或极化。在dram架构中，存储器单元205可包含电容器，所述电容器包含介电材料，并用于存储表示可编程状态的电荷。

可通过启动或选择例如字线210、数字线215和/或板线220的存取线在存储器单元205上执行例如读取和写入的操作。在一些情况下，数字线215还可被称作位线。对存取线、字线、数字线、板线或它们的类似物的引用是可互换的，而不会影响理解或操作。启动或选择字线210、数字线215或板线220可包含向相应线施加电压。

存储器裸片200可包含布置成网格状图案的存取线(例如，字线210、数字线215和板线220)。存储器单元205可以定位在字线210、数字线215和/或板线220的交叉点处。通过偏置字线210、数字线215和板线220(例如，向字线210、数字线215或板线220施加电压)，单个存储器单元205可以在它们的交叉点处进行存取。

存取存储器单元205可以通过行解码器225、列解码器230和板驱动器235来控制。例如，行解码器225可以从本地存储器控制器265接收行地址并基于所接收的行地址启动字线210。列解码器230从本地存储器控制器265接收列地址并基于所接收的列地址启动数字线215。板驱动器235可以从本地存储器控制器265接收板地址并基于所接收的板地址启动板线220。例如，存储器裸片200可包含标记为wl_1到wl_m的多个字线210、标记为dl_1到dl_n的多个数字线215和标记为pl_1到pl_p的多个板线，其中m、n和p取决于存储器阵列的大小。因此，通过启动字线210、数字线215和板线220，例如，wl_1、dl_3和pl_1，可以在它们的交叉点处存取存储器单元205。无论是二维还是三维配置，都可以将字线210和数字线215的交叉点称为存储器单元205的地址。在一些情况下，可以将字线210、数字线215和板线220的交叉点称为存储器单元205的地址。

存储器单元205可包含逻辑存储组件，例如电容器240和开关组件245。电容器240可以是铁电电容器的实例。电容器240的第一节点可以与开关组件245耦合，且电容器240的第二节点可以与板线220耦合。开关组件245可以是选择性地建立或取消建立两个组件之间的电子连通的晶体管或任何其它类型的开关装置的实例。

可以通过启动或撤销启动开关组件245来实现选择或撤销选择存储器单元205。电容器240可以使用开关组件245与数字线215电子连通。例如，当开关组件245撤销启动时，电容器240可以与数字线215隔离，并且当开关组件245启动时，电容器240可以与数字线215耦合。在一些情况下，开关组件245是晶体管，且其操作通过向晶体管栅极施加电压来控制，其中晶体管栅极和晶体管源极之间的电压差大于或小于晶体管的阈值电压。在一些情况下，开关组件245可以是p型晶体管或n型晶体管。字线210可以与开关组件245的栅极电子连通，并且可以基于施加到字线210的电压而启动/撤销启动开关组件245。

字线210可以是与存储器单元205电子连通的导电线，它用于在存储器单元205上执行存取操作。在一些架构中，字线210可以与存储器单元205的开关组件245的栅极电子连通，并且可配置成控制存储器单元的开关组件245。在一些架构中，字线210可以与存储器单元205的电容器的节点电子连通，并且存储器单元205可能不包含开关组件。

数字线215可以是连接存储器单元205与感测组件250的导电线。在一些架构中，存储器单元205可以在存取操作的部分期间选择性地与数字线215耦合。例如，字线210和存储器单元205的开关组件245可配置成选择性地耦合和/或隔离存储器单元205的电容器240和数字线215。在一些架构中，存储器单元205可以与数字线215电子连通(例如，恒定不变)。

板线220可以是与存储器单元205电子连通的导电线，并用于在存储器单元205上执行存取操作。板线220可以与电容器240的节点(例如，单元底部)电子连通。板线220可配置成与数字线215配合以在存储器单元205的存取操作期间偏置电容器240。

感测组件250可配置成检测存储在存储器单元205的电容器240上的状态(例如，电荷)并基于检测到的状态确定存储器单元205的逻辑状态。在一些情况下，由存储器单元205存储的电荷可能极小。因而，感测组件250可包含一或多个感测放大器，用于放大存储器单元205的信号输出。感测放大器可在读取操作期间检测数字线215的电荷的较小改变，并且可基于检测到的电荷而产生对应于逻辑0或逻辑1的信号。在读取操作期间，存储器单元205的电容器240可向其对应的数字线215输出信号(例如，将电荷放电到其对应的数字线215)。信号可使数字线215的电压改变。感测组件250可配置成比较跨数字线215从存储器单元205接收的信号与参考信号255(例如，参考电压)。感测组件250可基于比较而确定存储器单元205的所存储状态。例如，在二进制传信中，如果数字线215具有比参考信号255高的电压，那么感测组件250可确定存储器单元205的所存储状态是逻辑1，并且如果数字线215具有比参考信号255低的电压，那么感测组件250可确定存储器单元205的所存储状态是逻辑0。感测组件250可包含各种晶体管或放大器，用于检测和放大信号的差。检测到的存储器单元205的逻辑状态可以通过列解码器230作为输出260输出。在一些情况下，感测组件250可以是另一组件(例如，列解码器230、行解码器225)的一部分。在一些情况下，感测组件250可以与行解码器225、列解码器230和/或板驱动器235电子连通。

在一些实例中，感测组件250可包含或可以耦合到差分电路，所述差分电路耦合到一或多个存储器单元205和参考信号255的输入。差分电路可包含耦合到一或多个数字线215的存储器节点和耦合到参考信号输入的参考节点。存储器节点可以耦合到第一晶体管(例如，第一源极随耦器电路)和第一放大电路。参考节点可以耦合到第二晶体管(例如，第二源极随耦器电路)和第二放大电路。在一些情况下，第一源极随耦器可以将信号节点耦合到锁存器的第一输入，并且第二源极随耦器可以将参考节点耦合到锁存器的第二输入。从存储器单元205读取到存储器节点的电压信号可以在施加到锁存器的第一输入之前由第一放大电路修改(例如，增加或减小)。在一些情况下，参考电压信号255的参考电压可以在施加到锁存器的第二输入之前由第二放大电路修改。电压信号和参考电压可以通过启动第一和第二源极随耦器电路而施加到锁存器。一般来说，锁存器可以比较信号的电压电平与参考电压，并基于存储在存储器单元205处的逻辑状态而输出信号。

本地存储器控制器265可通过各种组件(例如，行解码器225、列解码器230、板驱动器235和感测组件250)控制存储器单元205的操作。本地存储器控制器265可以是参考图1所描述的本地存储器控制器165的实例。在一些情况下，行解码器225、列解码器230、板驱动器235和感测组件250中的一或多个可以与本地存储器控制器265共址。本地存储器控制器265可配置成从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收命令和/或数据，将命令和/或数据转化成可供存储器裸片200使用的信息，在存储器裸片200上执行一或多个操作，并响应于执行一或多个操作而将数据从存储器裸片200传送到外部存储器控制器105(或装置存储器控制器155)。本地存储器控制器265可生成行、列和/或板线地址信号以启动目标字线210、目标数字线215和目标板线220。本地存储器控制器265还可生成并控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文所论述的所施加电压或电流的振幅、形状或持续期间可以进行调整或变化，并且针对在操作存储器裸片200时论述的不同操作可以是不同的。

在一些情况下，本地存储器控制器265可配置成在存储器裸片200上执行预充电操作。预充电操作可包括将存储器裸片200的一或多个组件和/或存取线预充电到一或多个预定电压电平。在一些情况下，存储器单元205和/或存储器裸片200的部分可以在不同存取操作之间预充电。在一些情况下，数字线215和/或其它组件可以在读取操作之前进行预充电。

在一些情况下，本地存储器控制器265可配置成在存储器裸片200的一或多个存储器单元205上执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可以编程成存储所要逻辑状态。在一些情况下，多个存储器单元205可以在单个写入操作期间编程。本地存储器控制器265可识别其上执行写入操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205电子连通的目标字线210、目标数字线215和/或目标板线220(例如，目标存储器单元205的地址)。本地存储器控制器265可启动目标字线210、目标数字线215或目标板线220(例如，向字线210、数字线215或板线220施加电压)，以存取目标存储器单元205。本地存储器控制器265可在写入操作期间向数字线215施加特定信号(例如，电压)并向板线220施加特定信号(例如，电压)以在存储器单元205的电容器240中存储特定状态，所述特定状态指示所要逻辑状态。

在一些情况下，本地存储器控制器265可配置成在存储器裸片200的一或多个存储器单元205上执行读取操作(例如，感测操作)。在读取操作期间，可以确定存储于存储器裸片200的存储器单元205中的逻辑状态。在一些情况下，可以在单个读取操作期间感测多个存储器单元205。本地存储器控制器265可识别其上执行读取操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205电子连通的目标字线210、目标数字线215和/或目标板线220(例如，目标存储器单元205的地址)。本地存储器控制器265可启动目标字线210、目标数字线215和/或目标板线220(例如，向字线210、数字线215或板线220施加电压)，以存取目标存储器单元205。目标存储器单元205可响应于偏置存取线而将信号转移到感测组件250。感测组件250可放大信号。本地存储器控制器265可启动感测组件250(例如，锁存感测组件)，并由此比较从存储器单元205接收的信号与参考信号255。基于所述比较，感测组件250可确定存储在存储器单元205上的逻辑状态。作为读取操作的部分，本地存储器控制器265可将存储在存储器单元205上的逻辑状态传送到外部存储器控制器105(或装置存储器控制器)。

在一些存储器架构中，存取存储器单元205可劣化或毁坏存储于存储器单元205中的逻辑状态。例如，在铁电存储器单元上执行的读取操作可能会破坏存储在铁电电容器中的逻辑状态。在另一实例中，在dram架构中执行的读取操作可部分或完全地对目标存储器单元的电容器进行放电。本地存储器控制器265可执行重新写入操作或刷新操作以使存储器单元返回到它的原始逻辑状态。本地存储器控制器265可在读取操作之后将逻辑状态重新写入到目标存储器单元。在一些情况下，重新写入操作可被视为读取操作的部分。另外，启动单个存取线，例如字线210，可能会干扰存储在与所述存取线电子连通的一些存储器单元中的状态。因此，重新写入操作或刷新操作可以在可能尚未存取的一或多个存储器单元上执行。

图3a和3b根据如本文所公开的各种实例利用磁滞曲线300-a和300-b示出铁电存储器单元的非线性电特性的实例。磁滞曲线300-a和300-b分别示出实例铁电存储器单元写入和读取过程。磁滞曲线300-a和300-b描绘存储在铁电电容器(例如，参考图2所描述的电容器240)上的电荷q随电压差v变化的函数。

铁电材料表征为自发电极化，也就是说，它在不存在电场的情况下维持非零电极化。实例铁电材料包含钛酸钡(batio3)、钛酸铅(pbtio3)、锆钛酸铅(pzt)和锶铋钽酸盐(sbt)。本文中所描述的铁电电容器可包含这些或其它铁电材料。铁电电容器内的电极化在铁电材料的表面处产生净电荷，且通过电容器端子吸引相反电荷。因此，电荷存储在铁电材料与电容器端子的介面处。因为可在不存在外部施加的电场的情况下使电极化维持相对较长时间，甚至无限期地维持，所以与例如dram阵列中采用的电容器相比，可显著地减小电荷泄漏。这可减小对执行刷新操作的需要。

可从电容器的单个端子的角度理解磁滞曲线300-a和300-b。借助于实例，如果铁电材料具有负极化，那么正电荷在端子处累积。同样地，如果铁电材料具有正极化，那么负电荷在端子处累积。另外，磁滞曲线300-a和300-b中的电压表示跨电容器的电压差，且所述电压为定向的。例如，可通过向所讨论的端子(例如，单元板)施加正电压并且使第二端子(例如，单元底部)维持接地(或近似为零伏特(0v))，来实现正电压。可通过使所讨论的端子维持接地并且向第二端子施加正电压，即，可施加正电压以使所讨论的端子负极化，来施加负电压。类似地，可将两个正电压、两个负电压或正电压和负电压的任何组合施加到适当的电容器端子以产生磁滞曲线300-a和300-b中示出的电压差。

如磁滞曲线300-a中所描绘，铁电材料可维持具有零电压差的正或负极化，从而导致两个可能的带电荷状态：电荷状态305和电荷状态310。根据图3a和3b的实例，电荷状态305表示逻辑0，且电荷状态310表示逻辑1。在一些实例中，相应电荷状态的逻辑值可反转以适应用于操作存储器单元的其它方案。

可通过施加电压控制铁电材料的电极化及因此控制电容器端子上的电荷而将逻辑0或1写入到存储器单元。例如，跨电容器施加净正电压315导致电荷累积，直到到达电荷状态305-a为止。在去除电压315之后，电荷状态305-a沿循路径320，直到它到达零电压下的电荷状态305为止。类似地，通过施加净负电压325来写入电荷状态310，这导致电荷状态310-a。在去除负电压325之后，电荷状态310-a沿循路径330，直到它到达零电压下的电荷状态310为止。电荷态305-a和310-a还可被称作剩余极化(pr)值，即，在去除外部偏置(例如，电压)之后剩余的极化(或电荷)。矫顽电压是电荷(或极化)为零时的电压。

为了读取或感测铁电电容器的所存储状态，可以跨电容器施加电压。作为响应，所存储电荷q改变，且改变程度取决于初始电荷状态，即，最终存储电荷(q)取决于初始存储的是电荷状态305-b还是310-b。例如，磁滞曲线300-b说明两个可能的所存储电荷状态305-b和310-b。如参考图2所论述，可以跨电容器240施加电压335。在其它情况下可以向单元板施加固定电压，尽管描绘为正电压，电压335可以为负。响应于电压335，电荷状态305-b可沿循路径340。同样地，如果初始存储的是电荷状态310-b，那么它沿循路径345。电荷状态305-c和电荷状态310-c的最终位置取决于一或多个因素，包含具体的感测方案和电路系统。

在一些情况下，最终电荷可取决于连接到存储器单元的数字线的本征电容。例如，如果电容器电连接到数字线且施加电压335，那么数字线的电压可由于其本征电容而上升。感测组件处测量的电压可能不等于电压335，且可能改为取决于数字线的电压。磁滞曲线300-b上的最终电荷状态305-c和310-c的位置可因此取决于数字线的电容，且可通过负载线分析来确定，即，可相对于数字线电容界定电荷状态305-c和310-c。结果，电容器的电压，即电压350或电压355，可能不同，并且可取决于电容器的初始状态。

通过将数字线电压与参考电压进行比较，可以确定电容器的初始状态。数字线电压可为电压335与跨电容器的最终电压(电压350或电压355)之间的差，即，电压335和电压350之间的差或电压335和电压355之间的差。可产生参考电压，使得其量值在两个可能数字线电压的两个可能电压之间，以便确定所存储逻辑状态，即，数字线电压是高于还是低于参考电压。在感测组件进行比较之后，可确定感测到的数字线电压是高于还是低于参考电压，并且可确定铁电存储器单元的所存储逻辑值(即，逻辑0或1)。

在一些情况下，铁电存储器单元可以在读取操作之后维持初始逻辑状态。例如，如果存储的是电荷状态305-b，那么电荷状态可以在读取操作期间沿循路径340到电荷状态305-c，并且在去除电压335之后，电荷状态可以通过在相反方向上沿循路径340返回到初始电荷状态305-b。在一些情况下，铁电存储器单元可能会在读取操作之后丢失它的初始逻辑状态。例如，如果存储的是电荷状态310-b，那么电荷状态可以在读取操作期间沿循路径345到电荷状态305-c，并且在去除电压335之后，电荷状态可以通过沿循路径340放宽到电荷状态305-b。

磁滞曲线300-b示出读取配置成存储电荷状态305-b和电荷状态310-b的存储器单元的实例。例如，可通过参考图2所描述的数字线215和板线220施加读取电压335作为电压差。磁滞曲线300-b可示出读取操作，其中读取电压335是负电压差vcap(例如，其中vbottom-vplate为负)。跨电容器的负读取电压可被称为“板高”读取操作，其中板线220初始为高电压，且数字线215初始处于低电压(例如，接地电压)。虽然读取电压335示出为跨铁电电容器240的负电压，但在替代操作中，读取电压可为跨铁电电容器240的正电压，这可被称为“板低”读取操作。

当(例如，通过启动参考图2所描述的开关组件245)选择存储器单元205时可以跨铁电电容器240施加读取电压335。在向铁电电容器240施加读取电压335时，电荷可以通过数字线215和板线220流入或流出铁电电容器240，并且可以依据铁电电容器240是处于电荷状态305-a(例如，逻辑1)还是处于电荷状态310-a(例如，逻辑0)来产生不同电荷状态。

图4示出根据如本文中所公开的实例的支持用于读取操作的技术的电路400的实例。电路400示出晶体管对420可以如何与偏移消除组件430、信号偏移组件440、参考偏移组件445、锁存器460及可附有此配置的电路系统耦合。电路400可包含本文中参考图1、2和3所描述的一或多个组件。例如，电路400可包含：存储器单元405，其可以是参考图2所描述的存储器单元205的实例；数字线410，其可以是参考图2所描述的数字线215的实例；晶体管对420、偏移消除组件430；信号偏移组件440，其与信号节点450(例如，存储器节点)相关联；参考偏移组件445，其与参考节点455相关联；以及锁存器460。在一些实例中，晶体管对420可以称为信号晶体管421和参考晶体管422。电路400还可包含预充电电压源402和输入电压源403。

晶体管对420可包含信号晶体管421和参考晶体管422。在一些情况下，信号晶体管421和参考晶体管422可分别为源极随耦器电路。就此而言，转移到信号晶体管421和参考晶体管422中的每一个的输出节点(由箭头表示)的电荷/电压可以与施加到晶体管的栅极的电压成正比。此外，在一些情况下，信号晶体管421可在栅极和输出节点之间具有第一阈值下降，且参考晶体管422可在栅极和输出节点之间具有不同于第一阈值下降的第二阈值下降。因此，可针对由信号晶体管421和参考晶体管422中的每一个转移的电荷而出现不同电压下降。因此，电路400可包含偏移消除组件430，所述偏移消除组件430可配置成抵消不同晶体管对420的不匹配的阈值电压下降。因此，施加到第一锁存器输入461的信号电压和施加到第二锁存器输入462的参考电压可减小由信号晶体管421和参考晶体管422的阈值差造成的可变性。

晶体管对420可配置成将信号节点450耦合到第一锁存器输入461并将参考节点455耦合到第二锁存器输入462。此外，电路400可包含耦合到信号节点的信号偏移组件440(例如，放大电路)和耦合到参考节点的参考偏移组件445(例如，放大电路)。因此，存储在存储器单元405处的电压可在输入到第一锁存器输入461之前由电路400的一或多个组件修改(例如，放大、偏移、偏移等)。类似地，参考电压可在输入到第二锁存器输入462之前由电路400的一或多个组件修改(例如，放大、偏移、偏移等)。就此而言，电路400可配置成产生与逻辑状态(例如，逻辑0或逻辑1)相关联的信号电压以及锁存器460的输入处的参考电压，从而改进了表示逻辑状态的信号电压和参考电压之间的感测电压偏移。

电路400可进一步包含配置成在电路400的操作期间(例如，在读取操作期间)使电路400的不同部分/节点耦合和解耦的多个开关(例如，415、417、432、434、436、438、464和465)。开关在不同时间选择性地将不同节点耦合在一起，以允许晶体管对420中的每个晶体管补偿另一晶体管的阈值电压。也就是说，在一些情况下，电路400的操作可包含在读取操作期间的不同时间打开不同开关以便使电路400的不同部分耦合和解耦。在一些情况下，电路400可包含使电路400与一或多个电压源耦合和解耦的开关。例如，电路400可包含将预充电电压源402耦合到晶体管对420的预充电开关415，以及将输入电压源403耦合到晶体管对420的输入开关417。电路400还可包含使信号节点450与参考节点455耦合和解耦(这可以称为交叉耦合操作)的开关。例如，偏移消除组件430还可包含第一偏移开关432、第二偏移开关434、第三偏移开关436和第四偏移开关438。不同开关可用于将参考输出节点424耦合到信号节点450或将信号输出节点423耦合到参考节点455。在一些情况下，电路400还可包含用于使锁存器460与晶体管对420耦合和解耦的一或多个开关。例如，第一锁存器开关464可以使信号输出节点423与第一锁存器输入461耦合和解耦，第二锁存器开关465可以使参考输出节点424与第二锁存器输入462耦合和解耦。数字线开关412还可将数字线410耦合到信号节点450。每个开关可以是一或多个晶体管、二极管、整流器、双向晶闸管(triac)等等，或其组合。在一些实例中，一或多个开关可由一或多个控制器操作。另外或替代地，例如，一或多个开关可以在模拟模式中操作，其中来自电路400的一或多个部分的电信号或来自存储器装置的其它部分的信号启动或撤销启动开关(例如，通过向栅极施加电压，使晶体管处于作用中)。

晶体管对420可有助于在读取操作期间将信号电压和参考电压输入到锁存器460以确定存储在存储器单元405中的逻辑状态。例如，信号晶体管421可具有耦合到输入电压源403的输入、耦合到信号输出节点423的输出和耦合到预充电电压源402或信号节点450的栅极。信号电荷(例如，与存储在存储器单元405上的逻辑状态相关联的电荷)可以在读取操作期间在数字线410和信号晶体管421的栅极之间转移。此外，信号电荷可以基于输入开关417-a的操作而从信号晶体管421的栅极(例如，来自预充电电压源402或信号节点450的电荷)转移到信号输出节点423，以使输入电压源403与信号晶体管421的输入耦合和解耦。类似地，参考电荷(例如，与参考电压源相关联的电荷)可以在参考节点455和参考晶体管422的栅极之间转移。此外，参考晶体管422可具有耦合到输入电压源403的输入、耦合到参考输出节点424的输出和耦合到预充电电压源402或参考节点455的栅极。参考电荷可以基于输入开关417-b的操作而从参考晶体管422的栅极(例如，来自预充电电压源402或参考节点455的电荷)转移到参考输出节点424，以使输入电压源403与参考晶体管422的输入耦合和解耦。

将信号电荷从信号晶体管421的栅极转移到信号输出节点423的操作可以使信号电荷以信号晶体管421的第一阈值效应修改(例如，减小)。类似地，将参考电荷从参考晶体管422的栅极转移到参考输出节点424的操作可以使参考电荷以参考晶体管422的第二阈值效应修改(例如，减小)。因此，转移到信号输出节点423的信号电荷可由信号晶体管421的阈值独立实现，转移到参考输出节点424的参考电荷可由参考晶体管422的阈值独立实现，由此形成信号电荷和参考电荷之间的阈值不匹配。

在一些情况下，读取操作可包含作为偏移过程的部分的用于补偿晶体管对420之间的阈值不匹配的预充电阶段(例如，第一阶段)。例如，在第一阶段，电路400可配置成使得偏移消除组件430可以将参考输出节点424耦合(例如，交叉耦合)到信号节点450并将信号输出节点423耦合到参考节点455以补偿信号晶体管421和参考晶体管422之间的阈值不匹配。在一些情况下，第一偏移开关432可以与参考输出节点424和信号节点450耦合，且配置成使参考输出节点424与信号节点450选择性地耦合和解耦。第二偏移开关434可以与信号输出节点423和参考节点455耦合，且配置成使信号输出节点423与参考节点455选择性地耦合和解耦。此外，在一些情况下，第一预充电开关415-a可以将预充电电压源402耦合到信号晶体管421的栅极，且第二预充电开关415-b可以将预充电电压源402耦合到参考晶体管422的栅极。另外或替代地，在第一阶段期间，第三偏移开关436可以撤销启动以使信号节点450与信号晶体管421的栅极解耦，第四偏移开关438可以撤销启动以使参考节点455与参考晶体管422的栅极解耦，第一锁存器开关464可以撤销启动以使信号输出节点与第一锁存器输入461解耦，且第二锁存器开关465可以撤销启动以使参考输出节点与第二锁存器输入462解耦。

因此，在读取操作期间，信号节点450和参考节点455中的每一个可以通过使参考节点455交叉耦合到与信号晶体管421的栅极耦合的预充电电压源402-a并使信号节点450交叉耦合到与参考晶体管422的栅极耦合的预充电电压源402-b来预充电。

另外或替代地，数字线开关412可以与数字线410和信号节点450耦合，且配置成使数字线410与信号节点450选择性地耦合和解耦。在读取操作期间，与存储在存储器单元405上的电压信号相关联的表示逻辑状态(例如，逻辑1或逻辑0)的电荷可以读取/转移到数字线410。此外，在读取操作期间，数字线410可以耦合到信号节点450，由此在数字线和信号节点450之间转移信号电荷(例如，与逻辑状态相关联)。

电路400可(例如，通过控制器)用于通过启动第一预充电开关415-a将第一预充电电压源402-a耦合到信号晶体管421的栅极，通过启动第一输入开关417-a将输入电压源403-a耦合到信号晶体管421的输入，并通过启动第一偏移开关432将信号输出节点423耦合到参考节点455。就此而言，以信号晶体管421的阈值修改的信号预充电可以转移到参考节点455。另外或替代地，电路400可进一步用于通过启动第二预充电开关415-b将第二预充电电压源402-b耦合到参考晶体管422的栅极，通过启动第二输入开关417-b将输入电压源403-b耦合到参考晶体管422的输入，并通过启动第二偏移开关434将参考输出节点424耦合到信号节点450。就此而言，以参考晶体管422的阈值修改的参考预充电可以转移到信号节点450。在一些情况下，电路400可用于启动数字线开关412，以在数字线410和信号节点450之间转移与存储在存储器单元405处的逻辑状态相关联的信号电荷。在一些情况下，从参考输出节点424转移的参考预充电可以修改(增加或减小)从数字线410转移到信号节点450的信号电荷(例如，与逻辑状态相关联)。

在一些情况下，在参考预充电已经在参考输出节点424和信号节点450之间转移之后，可以撤销启动第一偏移开关432，由此使参考输出节点424与信号节点450解耦。类似地，在信号预充电已经在信号输出节点423和参考节点455之间转移之后，可以撤销启动第二偏移开关434，由此使信号输出节点423与参考节点455解耦。另外或替代地，还可撤销启动预充电开关415或输入开关417中的一或多个，由此使预充电电压源402与晶体管对420的栅极解耦，并使输入电压源403与晶体管对420的输入解耦。

电路400可配置成执行读取操作的第二阶段，所述第二阶段包含在将信号电荷和参考电荷转移到锁存器460之前产生(例如，修改)信号电压和参考电压。因此，电路400可包含第三偏移开关436，所述第三偏移开关436与信号节点450和信号晶体管421的栅极耦合，且配置成选择性地耦合信号节点450与信号晶体管421的栅极。第四偏移开关438可以与参考节点455和参考晶体管422的栅极耦合，且配置成选择性地耦合参考节点455与参考晶体管422的栅极。在一些情况下，在第二阶段期间，可以撤销启动预充电开关415和输入开关417，由此使预充电电压源402和输入电压源403解耦。在一些情况下，可以撤销启动第一偏移开关432和第二偏移开关434，由此使信号节点与参考输出节点424解耦，并使参考节点455与信号输出节点423解耦。在一些情况下，第一锁存器开关464和第二锁存器开关465可以保持撤销启动。

另外或替代地，信号偏移组件440可以耦合到信号节点450，且参考偏移组件445可以耦合到参考节点455。信号偏移组件440可用来将电荷转移到信号节点(例如，升高信号节点的电压)，由此修改(例如，增加)信号节点450处的电荷。参考偏移组件445可用来向或从参考节点转移电荷(例如，偏移或升高信号节点的电压)，由此修改(例如，减小或增加)参考节点455处的电荷。例如，在第二阶段的第一时间，参考偏移组件445可用来偏移参考节点455处的电荷，以减小参考节点455上的电压电平。这种操作可用来产生参考电压和信号电压之间的参考电压偏移并将其输入到锁存器460。在第二时间，信号偏移组件440可用来升高信号节点450处的信号电荷以增加信号节点450上的电压电平，参考偏移组件445可用来升高参考节点455处的参考电荷以增加参考节点455上的电压电平。这种操作可用来在被输入到锁存器460之前产生信号电压和参考电压响应。

电路400可(例如，通过控制器)用于通过启动第三偏移开关436将信号节点450耦合到信号晶体管421的栅极，并通过启动第四偏移开关438将参考节点455耦合到参考晶体管422的栅极。因此，信号节点450处的信号电荷(例如，相对于阶段1偏移参考晶体管阈值的预充电电压)可以转移到信号晶体管421的栅极，由此将信号晶体管421的栅极偏置到一信号电压电平。参考节点455处的参考电荷(例如，相对于阶段1偏移信号晶体管阈值的预充电电压)也可转移到参考晶体管422的栅极，由此将参考晶体管422的栅极偏置到一参考电压电平。另外或替代地，在第一时间，参考偏移组件445可用于从参考节点455转移电荷以减小参考节点455处的参考电压电平，由此减小通过启动的第四偏移开关438偏置参考晶体管422的栅极的参考电压。在第二时间，信号偏移组件440可用于向信号节点450转移电荷，由此增加偏置信号晶体管421的栅极的信号电压电平，并且参考偏移组件445可用于向参考节点455转移电荷，由此增加偏置参考晶体管422的栅极的参考电压电平。

在一些情况下，在第三时间，可以启动字线晶体管407，由此通过启动的数字线开关412和第三偏移开关436向信号晶体管421的栅极转移存储在存储器单元405上的电荷。在一些实例中，第三时间发生在第二时间期间执行的偏移操作之后。因此，偏置信号晶体管421的栅极的信号电压电平可以基于存储在存储器单元405上的电荷来修改(例如，增加或减小)。存储在存储器单元405上的电荷可基于存储在存储器单元405上的逻辑状态(例如，逻辑1或逻辑0)，因此，所存储的用于指示第一存储器状态(例如，逻辑1)的电荷和所存储的用于指示第二存储器状态(例如，逻辑0)的电荷可以用不同方式修改信号电压电平。

在一些情况下，电路400可配置成执行读取操作的第三阶段，所述第三阶段包含在将信号电压和参考电压取样到锁存器460之前补偿晶体管对420的阈值不匹配。例如，电路400可包含第一锁存器开关464，所述第一锁存器开关464与信号输出节点423和第一锁存器输入461耦合，且配置成使信号输出节点423与第一锁存器输入461选择性地耦合和解耦。电路400还可包含第二锁存器开关465，所述第二锁存器开关465与参考输出节点424和第二锁存器输入462耦合，且配置成使参考输出节点424与第二锁存器输入462选择性地耦合和解耦。在第三阶段期间，电路可配置成使得输入开关417、第三偏移开关436、第四偏移开关438、第一锁存器开关464和第二锁存器开关465启动，由此耦合信号节点450与第一锁存器输入461并耦合参考节点455与第二锁存器输入462。另外或替代地，可以撤销启动预充电开关415、第一偏移开关432、第二偏移开关434和数字线开关，由此使预充电电压源402与电路400解耦，并使存储器单元405与信号节点450解耦。此外，在一些情况下，第一偏移开关432和第二偏移开关434可以保持撤销启动，使得信号节点450保持与参考输出节点424解耦，且参考节点455保持与信号输出节点423解耦。

电路400可用于通过启动第一输入开关417-a耦合输入电压源403-a与信号晶体管421的输入。信号晶体管421可以变为在作用中，并将信号输出电荷转移到信号输出节点423。信号输出电荷可基于信号晶体管421的栅极处的信号电荷。例如，信号输出电荷可以与信号晶体管421的栅极处的信号电荷成正比，并且以与信号晶体管421相关联的阈值下降修改(例如，减小)。就此而言，信号输出电荷可基于由电路400的预充电配置(例如，第一阶段)产生的参考晶体管422的阈值和由电路400的第三阶段配置产生的信号晶体管421的阈值。

电路400可进一步用于通过启动第二输入开关417-b耦合输入电压源403-b与参考晶体管422的输入。参考晶体管422可以变为在作用中，并将参考输出电荷转移到参考输出节点424。参考输出电荷可基于参考晶体管422的栅极处的参考电荷。例如，参考输出电荷可以与参考晶体管422的栅极处的参考电荷成正比，并且以与参考晶体管422相关联的阈值下降修改(例如，减小)。就此而言，参考输出电荷可基于由电路400的预充电配置(例如，第一阶段)产生的信号晶体管421的阈值和由第三阶段配置产生的参考晶体管的阈值。因此，信号输出电荷和参考输出电荷中的每一个基于信号晶体管421的阈值和参考晶体管422的阈值两者，这可以有效地补偿晶体管对420之间的阈值不匹配。

在一些情况下，在第三阶段中，电路400可用于启动第一锁存器开关464，由此将信号输出节点423耦合到第一锁存器输入461，从而使信号输出电荷被取样到锁存器460。类似地，可以启动第二锁存器开关465，由此将参考输出节点424耦合到第二锁存器输入462，从而使参考输出电荷被取样到锁存器460。因此，参考电压电平和信号电压电平之间的电压差可用于确定存储在存储器单元405上的逻辑状态。

图5示出根据如本文中所公开的实例的支持用于读取操作的技术的时序图500。时序图500示出用于感测存储在存储器单元405上的逻辑状态的读取操作的程序。时序图500示出与参考图4所描述的电路400的组件和节点相关联的各个电压电平(例如，随时间变化的电压信号)，以说明可以如何执行读取操作。因此，时序图500可以示出本文中参考图1、2和3所描述的一或多个组件的操作。图5中所用的时间和电压标度只出于说明的目的，并且在一些情况下可能并不一定描绘特定值。

时序图包含v_sig550(例如，参考图4所描述的信号节点450的电压)、v_ref555(例如，参考图4所描述的参考节点455的电压)、v_pch502(例如，参考图4所描述的预充电电压源402的电压)、v_ssc540(例如，参考图4所描述的信号偏移组件440的电压)、v_rsc545(例如，参考图4所描述的参考偏移组件445的电压)、v_mg561(例如，参考图4所描述的取样到第一锁存器输入461的电压)和v_rg562(例如，参考图4所描述的取样到第二锁存器输入462的电压)。

在一些情况下，参考图4所描述的开关可以是晶体管，或需要启动电压以在作用中和非作用中状态之间转换，如本文所使用，von是指用于启动晶体管的大于或等于晶体管的阈值电压的电压或启动开关所需要的启动电压。类似地，voff是指用于撤销启动晶体管的小于晶体管的阈值电压的电压或开关的撤销启动电压。因此，时序图500包含v_gpc515(例如，施加到参考图4所描述的预充电开关415的控制电压)、v_gin517(例如，施加到参考图4所描述的输入开关417的控制电压)、v_osf532(例如，施加到参考图4所描述的第一偏移开关432和第二偏移开关434的控制电压)、v_oss536(例如，施加到参考图4所描述的第三偏移开关436和第四偏移开关438的控制电压)、v_wl514(例如，施加到参考图4所描述的字线晶体管407的控制电压)、v_dl512(例如，施加到参考图4所描述的数字线开关412的控制电压)和v_li560(例如，施加到参考图4所描述的第一锁存器开关464和第二锁存器开关465的控制电压)。

在t1之前(例如，在对信号节点450和参考节点455预充电之前)，可以将参考偏移组件445启动到参考偏移电压(例如，v_ro)，可以将信号偏移组件440偏置到接地电压(例如，v_ss)，并且可以将预充电电压源402偏置到预充电电压(例如，v_pch)。

在时间t1，第一阶段570(例如，阶段1)可以开始，并且晶体管对420中的每个晶体管(例如，信号晶体管421和参考晶体管422)可以通过电荷共享补偿另一晶体管的电压阈值。例如，预充电开关415、输入开关417以及第一偏移开关432和第二偏移开关434启动。因此，将经受参考晶体管422阈值下降的预充电电压402施加到信号节点450，并将经受信号晶体管421阈值下降的预充电电压402施加到参考节点455。因此，在第一阶段结束时，信号节点450将存储包含参考晶体管422的阈值效应的电压，且参考节点455将存储包含信号晶体管421的阈值效应的电压。在第一阶段570期间，可以启动预充电开关415——例如，v_gpc515对应于von——以将晶体管对420的栅极(例如，信号晶体管421的栅极和参考晶体管422的栅极)中的每一个偏置到第一预充电电压(例如，v_pch)。可以启动输入开关417——例如，v_gin517对应于von——并且可以启动第一偏移开关432和第二偏移开关434——例如，v_osf532对应于von——以通过参考晶体管422和第一偏移开关432将预充电电压源402耦合到信号节点450。同样地，预充电电压源402通过信号晶体管421和第二偏移开关434耦合到参考输出节点424。因此，信号节点450处的信号电压550(v_sig)被充电到参考预充电电压(v_pch)，且参考节点455处的参考电压555(v_ref)被充电到预充电电压(v_pch)。在第一阶段570结束时，信号电压550相对于预充电电压(v_pch)偏移参考晶体管阈值(vth_ref)。例如，信号节点450处的信号电压550等于预充电电压减去参考晶体管阈值——例如，v_sig＝v_pch-vth_ref。类似地，在第一阶段570结束时，参考电压555相对于预充电电压(v_pch)偏移信号晶体管阈值(vth_sig)。例如，参考节点处的参考电压555等于预充电电压减去信号晶体管阈值——例如，v_ref＝v_pch-vth_sig。

在一些情况下，可以启动数字线开关412——例如，v_dl512对应于von——因此，数字线可以耦合到信号节点并被预充电到信号电压550(例如，vpch-vth_ref)。

在时间t2，第二阶段575(例如，阶段2)可以开始，并且可以启动参考偏移组件445以减小参考节点455处的参考电压(v_ref)以从信号电压(v_sig)偏移参考电压(v_ref)。这个步骤可以产生从信号电压偏移的参考电压，从而在读取操作的后一阶段中帮助基于参考电压的响应确定所存储的存储器状态。在第二阶段的t2期间，可以撤销启动预充电开关415、输入开关417、第一偏移开关432和第二偏移开关434——例如，v_gpc515、v_gin517和v_osf532对应于voff——从而撤销启动信号晶体管421和参考晶体管。并且，可以启动第三偏移开关436和第四偏移开关438——例如，v_oss对应于von——从而将信号晶体管421的栅极偏置到信号电压550，并将参考晶体管422的栅极偏置到参考电压555。另外，在第二阶段575期间，可以启动参考偏移组件445，并驱动其将参考偏移电压545(例如，v_rsc)驱动到接地电压(v_ss)。因此，可以对参考节点455放电，从而使参考电压555减小相对于信号电压550的偏移电压556。

在第二阶段575的时间t3，可以启动参考偏移组件445以增加参考电压，并且可以启动信号偏移组件440以增加信号电压，然后启动字线晶体管407，将存储在存储器单元405上的电荷转移到信号节点450。在第二阶段的t3期间，可以启动参考偏移组件445以将参考偏移电压545(例如，v_rcs)增加到增加的电压电平(例如，v_boost)，由此对参考节点455充电，并增加偏置参考晶体管422的栅极的参考电压555。类似地，可以启动信号偏移组件440以将信号偏移电压540(例如，v_scs)驱动到增加的电压电平(例如，v_boost)，由此对信号节点450充电，并增加偏置信号晶体管421的栅极的信号电压550。

在第二阶段575的时间t4，可以将指示存储在存储器单元405上的存储器状态(例如，逻辑1或逻辑0)的电荷转移到信号节点450。因此，信号电压可以基于存储在存储器单元405上的电荷而改变。在第二阶段的t4期间，可以启动字线晶体管407——例如，v_wl514对应于von——以基于存储在存储器单元405处的电荷而偏置信号晶体管421的栅极。也就是说，如果对应于第一逻辑状态(例如，逻辑1)的电荷存储在存储器单元405上，那么信号电压550可以根据第一信号电压响应550-a而减小。如果对应于第二逻辑状态(例如，逻辑0)的电荷存储在存储器单元405上，那么信号电压550可以根据第二信号电压响应550-b而减小。

在时间t5，第三阶段580(例如，阶段3)可以开始，并且可以通过启动晶体管对420将信号节点450处的信号电压和参考节点455处的参考电压取样到锁存器460。在第三阶段期间，可以撤销启动字线晶体管407和数字线开关412——例如，v_wl和v_dl对应于voff——由此隔离存储器单元405与信号晶体管421的栅极。并且，可以启动输入开关417和锁存器开关464、465——例如，v_gin517和v_li560对应于von——从而启动信号晶体管421和参考晶体管422，由此将信号电压550取样到第一锁存器输入461并将参考电压555取样到第二锁存器输入462。

图6a至6c示出根据如本文中所公开的实例的参考图4和5论述的支持用于读取操作的技术的三个阶段中的每一个的电路600的配置(例如，经耦合和解耦组件)的实例。电路600可包含参考图1到5描述的一或多个组件。例如，电路600可包含：信号晶体管621，其可以是参考图4所描述的信号晶体管421的实例；参考晶体管622，其可以是参考图4所描述的参考晶体管422的实例；预充电电压源602，其可以是参考图4所描述的预充电电压源402或参考图5所描述的预充电电压(v_pch)的实例；输入电压源603，其可以是参考图4所描述的输入电压源403的实例；存储器单元605，其可以是参考图4所描述的存储器单元405的实例；以及信号节点650和参考节点655，其可以是参考图4所描述的信号节点450和参考节点455的实例。

图6a示出可以实施用于读取操作的第一阶段的电路配置600-a。在第一阶段，预充电开关615、输入开关617、第一偏移开关632、第二偏移开关634和数字线开关612可以全部启动。因此，预充电电压源602和输入电压源603可以通过信号晶体管621耦合到参考节点655。另外或替代地，预充电电压源602和输入电压源603可以通过参考晶体管622耦合到信号节点650。在一些情况下，可以撤销启动第三偏移开关636，由此使信号节点650与信号晶体管621的栅极解耦，并且可以撤销启动第四偏移开关638，由此使参考节点655与参考晶体管622的栅极解耦。在一些情况下，可以撤销启动第一锁存器开关664和第二锁存器开关665，由此使第一锁存器输入661与信号输出节点623解耦，并使第二锁存器输入662与参考输出节点624解耦。

在一些实例中，信号晶体管621和参考晶体管622可分别为源极随耦器电路。就此而言，在第一阶段配置中，预充电电压(v_pch)可以通过参考晶体管622转移到信号节点650。因此，信号节点650处的电压可包含由参考晶体管阈值(vth_ref)造成的偏移。就此而言，在第一阶段期间信号节点处的电压可以估计为下文所示的公式1。

v_sig＝v_pch-vth_ref(1)

在一些实例中，预充电电压(v_pch)可以通过信号晶体管621转移到参考节点655。因此，参考节点655处的电压可包含由信号晶体管阈值(vth_sig)造成的偏移。就此而言，在第一阶段期间参考节点处的电压可以估计为下文所示的公式2。

v_ref＝v_pch-vth_sig(2)

图6b示出可以实施用于读取操作的第二阶段的电路配置600-b。在第二阶段，可以撤销启动预充电开关615、输入开关617，由此使预充电电压源602和输入电压源603与电路600解耦。可以撤销启动第一偏移开关632和第二偏移开关634，由此使信号输出节点623与参考节点655解耦，并使参考输出节点624与信号节点650解耦。第一锁存器开关664和第二锁存器开关665可以保持解耦。可以启动第三偏移开关636，从而将信号节点650耦合到信号晶体管621的栅极，并且可以启动第四偏移开关638，从而将参考节点655耦合到参考晶体管622的栅极。

在一些实例中，信号偏移组件640可以向信号节点650施加电压增加(例如，v_boost)，例如参考在图4和5中描述的信号偏移组件440所描述的。参考偏移组件645还可向参考节点655施加电压偏移(例如，vref_shift)和电压增加(例如，v_boost)，例如参考图4和5中的参考偏移组件445所描述的。在一些情况下，还可启动字线晶体管607，从而在信号节点650上施加来自存储器单元605的所存储电压(v_mem)。

启动第三偏移开关636可以偏置信号晶体管621的栅极以包含信号节点650上的电压(例如，v_pch-vth_ref)、来自信号偏移组件640的电压增加(例如，v_boost)和来自存储器单元605的电压(v_mem)。因此，在第二阶段，偏置信号晶体管621的栅极的电压可以估计为下文所示的公式3。

v_sig＝v_pch-vth_ref-δv_mem+v_boost(3)

启动第四偏移开关638可以偏置参考晶体管622的栅极以包含参考节点655上的电压(例如，v_pch-vth_sig)、来自参考偏移组件645的参考偏移电压(例如，vref_shift)和来自参考偏移组件645的电压增加(例如，v_boost)。因此，在第二阶段，偏置参考晶体管622的栅极的电压可以估计为下文所示的公式4。

v_ref＝v_pch-vth_ref-vref_shift+v_boost(4)

图6c示出可以实施用于读取操作的第三阶段的电路配置600-c。在第三阶段，预充电开关615、第一偏移开关632和第二偏移开关634可以保持撤销启动。输入开关617可以重新启动，由此启动信号晶体管621和参考晶体管622。可以启动第一锁存器开关664，从而将信号输出节点623耦合到第一锁存器输入661，并且可以启动第二锁存器开关665，从而将参考输出节点624耦合到第二锁存器输入662。在一些情况下，可以撤销启动数字线开关612，从而使存储器单元605与信号节点650解耦。

启动信号晶体管621和第一锁存器开关664将信号晶体管621的栅极处的电压取样到第一锁存器输入661，所述电压可包含信号晶体管阈值(vth_sig)。因此，在第三阶段，取样到第一锁存器输入661的电压可以估计为下文所示的公式5。

v_sig＝v_pch-vth_ref-vth_sig-δv_mem+v_boost(5)

启动参考晶体管622和第二锁存器开关665将参考晶体管622的栅极处的电压取样到第二锁存器输入662，所述电压可包含参考阈值电压(vth_ref)。因此，在第三阶段，取样到第二锁存器输入的电压可以估计为如下文所示的公式6。

v_ref＝v_pch-vth_ref-vth_sig-vref_shift+v_boost(6)

在一些情况下，信号电压和参考电压之间的差可以确定为v_sig-v_ref。值得注意的是，预充电电压(vpch)、参考晶体管阈值(vth_ref)、信号晶体管阈值(vth_sig)和电压增加(v_boost)抵消。因此，电压差可以估计为如下文所示的公式7。

v_diff＝δv_mem-vref_shift(7)

在一些实例中，存储在存储器单元605上的逻辑状态可以基于v_diff的值而确定。例如，如果v_diff处于第一值集合内，那么可以确定存储器装置存储第一逻辑状态(例如，逻辑1)，并且如果v_diff处于第二值集合内，那么可以确定存储器装置存储第二逻辑状态(例如，逻辑0)。

图7示出根据如本文中所公开的实例的支持用于读取操作的技术的电路700的实例。电路示出电容参考组件770可以如何与感测电路耦合以将存储在存储器单元705上的电压取样到锁存器760。电容参考组件770可以在参考节点755上产生电压响应，类似于来自数字线710的信号节点750上的电压响应。在一些方面中，电容参考组件770可能不需要参考偏移组件745在取样到锁存器之前偏移参考电压，例如，通过关于图4至6描述的参考偏移组件445或645实施的偏移过程。因此，可以通过去除单独偏移组件(例如，独立于参考偏移组件445或645的信号偏移组件440或640，如参考图4至6所描述)上的电压响应之间的差来降低感测过程的可变性。

电路700可包含参考图1到6所描述的一或多个组件。例如，电路700可包含：存储器单元705，其可以是参考图2所描述的存储器单元205或参考图4所描述的存储器单元405的实例；数字线710，其可以是参考图2所描述的数字线215的实例；晶体管对720；一或多个偏移组件(例如，信号偏移组件740或参考偏移组件745)；电容参考组件770；以及锁存器760。电路700还可包含预充电电压源702、第一参考电压源780(vrc1)和第二参考电压源782(vrc2)。

电路700可以通过多种方式配置以实施参考电压调整。例如，在一个实施方案中，电容参考组件770可包含用于将电容参考节点772选择性地耦合到第一参考电压源780的第一源开关776。在此实例中，第二源开关778可以是到第二参考电压源782的静态连接，例如，参考电容器774可以直接耦合到接地电压(例如，vss)。在第二实施方案中，第一源开关776可以用静态连接代替，并且第二源开关778可以选择性地使第二参考电压源782与参考电容器774(和电容参考节点772)耦合和解耦。在一些情况下，第二参考电压源782可以是接地电压(vss)。

在第一阶段(例如，预充电阶段)中，电路700可配置成将晶体管对720偏置到第一预充电电压(例如，vpch)。在一些情况下，在第一阶段，可以启动预充电开关715以耦合预充电电压源702与信号晶体管721和参考晶体管722的栅极。可以撤销启动输入开关717，因此，晶体管对720可以在非作用中(例如，不转移任何电荷)。此外，在第一阶段，信号偏移组件740可以与参考偏移组件745耦合(例如，一起接地)。在一些情况下，还撤销启动第一晶体管785，由此使电容参考组件770与参考节点755解耦。

因此，在第一阶段期间，参考节点755处的电压可以增加到预充电电压源电平(vpch)，且信号节点750处的电压也可增加到预充电电压源电平(vpch)。在一些情况下，数字线开关712可以在作用中，由此将数字线710耦合到信号节点750。因此，数字线710处的电压将增加到一数字线电压，所述数字线电压可例如因为数字线710的电容特征而小于预充电电压(vpch)。

在电容参考组件770的第一实施方案中，可以启动第一源开关776，从而将电容参考节点772耦合到第一参考电压源780，并且第二源开关可以是到接地电压(例如，vss)的静态连接。因此，参考电容器774可以通过第一参考电压源780充电，并且电容参考节点772可以充电到第一参考电压源电平(例如，vcr1)。

在电容参考组件770的第二实施方案中，第一源开关776可以是到第一参考电压源780的静态连接，并且第二源开关778可以撤销启动，因此电容参考节点772与第二参考电压源782解耦。在此实施方案中，参考电容器774可以通过第一参考电压源780充电，并且电容参考节点772可以充电到第一参考电压源电平(例如，vcr1)。

在电容参考组件770的第一实施方案中，第一源开关776可能在进入第二阶段之前已经撤销启动，由此使电容参考节点772与第一参考电压源780解耦。在电容参考组件770的第二实施方案中，第二源开关778可以在进入第二阶段之前启动，由此将电容参考节点772耦合到第二参考电压源782，所述第二参考电压源782可以是接地电压(例如，vss)。

在第二阶段(例如，阶段2)，电路700可配置成在将信号节点750处的信号电压和参考节点755处的参考电压取样到锁存器760之前产生所述信号电压和所述参考电压。就此而言，在第二阶段，可以撤销启动预充电开关715，从而使预充电电压源与晶体管对720的栅极解耦。信号偏移组件740和参考偏移组件745可以将电荷转移到信号节点750和参考节点755，从而增加/升高所述节点上的电压电平。在第二阶段且在信号偏移组件740和参考偏移组件745增加了信号节点750和参考节点755上的电压之后，可以启动字线晶体管707，从而将存储器单元705耦合到信号节点750。因此，信号节点750处的电压电平可以基于存储在存储器单元705处的逻辑值而偏移。关于启动字线晶体管707，还可启动第一晶体管785，从而将电容参考节点772耦合到参考节点755。就此而言，信号节点750上的电压电平可以基于数字线710的电容特性而减小，并且参考节点755上的电压电平可以基于电容参考组件770的电容特性而减小。因此，电容参考节点772的电容效应可配置成产生参考电压响应，所述参考电压响应在信号节点750处的第一电压响应(例如，响应于存储在存储器单元705处的第一逻辑状态)和信号节点750处的第二电压响应(例如，响应于存储在存储器单元705处的第二逻辑状态)之间。

在一些情况下，第三阶段可包含将信号节点750和参考节点755处的电压取样到锁存器760。例如，取样可以如参考图4至6所描述的那样进行。尽管示出了电路700的第一配置，但是其它实施方案可包含不同电路配置。例如，参考图4至6描述的偏移电路可以用参考图7所描述的电容参考组件770实施。

图8示出根据如本文中所公开的实例的支持用于读取操作的技术的时序图800的实例。时序图800示出用于感测存储在存储器单元上的逻辑状态的读取操作的程序。时序图800示出与参考图7所描述的电路700的组件和节点相关联的各个电压电平(例如，随时间变化的电压信号)，以说明可以如何执行读取操作。因此，时序图800可以示出本文中参考图1、2和3所描述的一或多个组件的操作。图8中所用的时间和电压标度只出于说明的目的，并且在一些情况下可能并不一定描绘特定值。

时序图包含v_sig850(例如，参考图7所描述的信号节点750的电压)、v_ref855(例如，参考图7所描述的参考节点755的电压)、vpch(例如，参考图7所描述的预充电电压源702的电压)、v_sc843(例如，参考图7所描述的信号偏移组件740和参考偏移组件745的电压)、v_cn872(例如，参考图7所描述的电容参考节点772的电压)和v_dl810(例如，参考图7所描述的数字线710的电压)。

在一些情况下，参考图7所描述的开关可以是晶体管，或需要启动电压以在作用中和非作用中状态之间转换，如本文所使用，von是指用于启动晶体管的大于或等于晶体管的阈值电压的电压或启动开关所需要的启动电压。类似地，voff是指用于撤销启动晶体管的小于晶体管的阈值电压的电压或开关的撤销启动电压。因此，时序图800包含v_gpc815(例如，施加到参考图7所描述的预充电开关715的控制电压)、v_rs1876(例如，施加到参考图7所描述的电容参考组件770的第一实施方案中的第一源开关776的控制电压)、v_rs2878(例如，施加到参考图7所描述的电容参考组件770的第二实施方案中的第二源开关778的控制电压)、v_dl812(例如，施加到参考图7所描述的数字线开关712的控制电压)、v_wl807(例如，施加到参考图7所描述的字线晶体管707的控制电压)和v_rc885(例如，施加到参考图7所描述的第一晶体管785的控制电压)。

在t1之前(例如，在对信号节点750和参考节点755预充电之前)，电路700可以处于低电压或接地电压。

在时间t1，第一阶段890(例如，阶段1)可以通过将信号节点750和参考节点755预充电到预充电电压(vpch)来开始。另外，可以将电容参考节点752预充电到参考偏移电压(vrc)，并且可以将数字线710充电到数字线电压(vdl)。参考偏移电压(vrc)可以设置成产生类似于数字线710的电容特征的参考电压响应(例如，v_ref855)。因此，参考节点755可具有类似于信号节点750的电容响应。在第一阶段的t1期间，可以启动预充电开关715——例如，v_gpc815对应于von——从而将信号节点750和参考节点755耦合到预充电电压源702。就此而言，信号节点750处的信号电压850(v_sig)增加到vpch，且参考节点755处的参考电压855(v_ref)增加到vpch。还可启动数字线开关712——v_dl812对应于von——从而将数字线710耦合到信号节点750。就此而言，数字线电压810增加vdl。

并且，在第一实施方案中，可以启动第一源开关776——例如，v_rs1对应于von——从而将第一参考电压源780耦合到电容参考节点772。在第二实施方案中，可以撤销启动第二源开关778——例如，v_rs2对应于voff——从而使第二参考电压源782与电容参考节点772解耦。在任一种情况中，电容参考节点772处的电容参考节点电压872(v_cn)增加到vrc(例如，第一参考电压源780的电压)。

在转变到第二阶段的t2之前但在v_sig850、v_ref855、v_dl810和v_cn872已经达到稳定状态或已经过去设定时间之后，可以基于实施方案启动或撤销启动第一源开关776或第二源开关778。例如，在第一实施方案中，撤销启动第一源开关776——例如，v_rs1对应于voff——从而使第一参考电压源780与电容参考节点772解耦。在第二实施方案中，启动第二源开关778——例如，v_rs2对应于von——从而将第二参考电压源782(例如，vss)耦合到电容参考节点772。

在时间t2，第二阶段892(例如，阶段2)可以通过启动信号偏移组件740和/或参考偏移组件745来开始，启动信号偏移组件740和参考偏移组件745可为短路的，以使信号节点750和参考节点755处的电压电平增加相同量。可以撤销启动预充电开关715——例如，v_gpc815对应于voff——从而使预充电电压源与信号节点750和参考节点755解耦。并且，信号偏移组件740和/或参考偏移组件745可以启动升高信号843(v_sc增加到v_boost)，从而增加信号节点750和参考节点755中的每一个的电压。因此，信号电压850(v_sig)和参考电压855(v_ref)可以基于升高电压(v_boost)而增加。

在时间t3，可以将指示存储在存储器单元705上的存储器状态(例如，逻辑1或逻辑0)的电荷转移到信号节点750。因此，信号电压(例如，v_sig850)可以基于存储在存储器单元705上的电荷而改变。在t3期间，可以启动字线晶体管707——例如，v_wl807对应于von——从而将存储器单元705耦合到信号节点750。因此，存储在存储器单元上的表示逻辑状态的电荷可以基于存储在存储器单元705上的逻辑状态而使信号电压850减小。例如，如果存储在存储器装置上的是第一逻辑状态(例如，逻辑1)，那么信号电压850可以根据第一响应——例如，v_sig850-a——而减小。如果存储在存储器装置上的是第二逻辑状态(例如，逻辑1)，那么信号电压850可以根据第二电压响应——例如，v_sig850-b——而减小。并且，在t3，可以启动第一晶体管785——例如，v_rc对应于von——从而将电容参考节点772耦合到参考节点755。因此，参考电压855(v_ref)可以相对于存储在参考电容器774处的电容参考节点电压872(v_cn)而减小。例如，电容参考节点772可以从参考节点755拉取电荷。就此而言，参考电压可以根据参考电压855的响应而减小，并产生参考偏移856。参考偏移856可以通过调整电容参考组件770的一或多个参数(例如，参考电容器774、第一参考电压源780、第二参考电压源782或其组合的特性)来设置。此外，参考偏移856可以设置成帮助确定存储在存储器单元705处的逻辑状态。例如，参考电压855可以设置为大体上在第一信号电压响应850-a(例如，逻辑状态1)和第二信号电压响应850-b(例如，逻辑状态0)中间。

在时间t4，电路700可以将信号电压850和参考电压855取样到锁存器760。这可以如参考图4至6所描述的那样或根据另一感测操作来进行。

图9示出根据如本文中所公开的实例的支持用于读取操作的技术的存储器装置905的框图900。存储器装置905可以是参考图1到8所描述的存储器装置的方面的实例。存储器装置905可包含偏置管理器910、偏移模块915、存储器读取管理器920、逻辑确定模块925、开关启动管理器930和参考电容器模块935。这些模块中的每一个可以彼此直接或间接通信(例如，通过一或多个总线)。

偏置管理器910可以将第一晶体管的第一栅极偏置到第一电压。在一些实例中，偏置管理器910可以基于耦合存储器单元与第一节点而将第二晶体管的第二栅极偏置到第三电压。

偏移模块915可以基于将第一晶体管的第一栅极偏置到第一电压而将第一节点预充电到第二电压，所述第二电压基于第一电压和第一晶体管的第一阈值电压。在一些实例中，偏移模块915可以基于向第二晶体管的第二栅极施加第三电压而向与锁存器和第二晶体管耦合的第二节点施加第四电压，所述第四电压基于第三电压和第二晶体管的第二阈值电压。

存储器读取管理器920可以基于对第一节点预充电而耦合存储器单元与预充电到第二电压的第一节点。在一些实例中，存储器读取管理器920可以基于将第一节点耦合到第二节点而在读取操作期间向锁存器施加参考电压。

逻辑确定模块925可以基于向与锁存器耦合的第二节点施加第四电压而确定存储在存储器单元上的逻辑状态。

作为存储器单元的读取操作的部分，开关启动管理器930可以将第一节点耦合到第一电压源以使第一节点增加到第一电压电平。在一些实例中，作为存储器单元的读取操作的部分，开关启动管理器930可以将第二节点耦合到第二电压源以使第二节点增加到第二电压电平。开关启动管理器930可以基于向第一电容器施加电压增加而耦合第一节点与第二节点。

参考电容器模块935可以基于将第一节点耦合到第一电压源而向与第一节点耦合的第一电容器施加电压增加以增加第一节点的第三电压电平。

图10示出根据本公开的方面的说明支持用于读取操作的技术的一或多种方法1000的流程图。方法1000的操作可以由如本文中所描述的存储器装置或其组件实施。例如，方法1000的操作可由参考图9所描述的存储器装置执行。在一些实例中，存储器装置可以执行控制存储器装置的功能元件执行所描述的功能的指令集。另外或替代地，存储器装置可以使用专用硬件执行所描述的功能的各方面。

在1005处，存储器装置可以将第一晶体管的第一栅极偏置到第一电压。1005的操作可根据本文所描述的方法执行。在一些实例中，1005的操作的方面可由参考图9所描述的偏置管理器执行。

在1010处，存储器装置可以基于将第一晶体管的第一栅极偏置到第一电压而将第一节点预充电到第二电压，所述第二电压基于第一电压和第一晶体管的第一阈值电压。1010的操作可根据本文所描述的方法执行。在一些实例中，1010的操作的方面可由参考图9所描述的偏移模块执行。

在1015处，存储器装置可以基于对第一节点预充电而耦合存储器单元与预充电到第二电压的第一节点。1015的操作可根据本文所描述的方法执行。在一些实例中，1015的操作的方面可由参考图9所描述的存储器读取管理器执行。

在1020处，存储器装置可以基于耦合存储器单元与第一节点而将第二晶体管的第二栅极偏置到第三电压。1020的操作可根据本文所描述的方法执行。在一些实例中，1020的操作的方面可由参考图9所描述的偏置管理器执行。

在1025处，存储器装置可以基于向第二晶体管的第二栅极施加第三电压而向与锁存器和第二晶体管耦合的第二节点施加第四电压，所述第四电压基于第三电压和第二晶体管的第二阈值电压。1025的操作可根据本文所描述的方法执行。在一些实例中，1025的操作的方面可由参考图9所描述的偏移模块执行。

在1030处，存储器装置可以基于向与锁存器耦合的第二节点施加第四电压而确定存储在存储器单元上的逻辑状态。1030的操作可根据本文所描述的方法执行。在一些实例中，1030的操作的方面可由参考图9所描述的逻辑确定模块执行。

图11示出根据本公开的方面的说明支持用于读取操作的技术的一或多种方法1100的流程图。方法1100的操作可以由如本文中所描述的存储器装置或其组件实施。例如，方法1100的操作可由参考图9所描述的存储器装置执行。在一些实例中，存储器装置可以执行控制存储器装置的功能元件执行所描述的功能的指令集。另外或替代地，存储器装置可以使用专用硬件执行所描述的功能的各方面。

在1105处，作为存储器单元的读取操作的部分，存储器装置可以将第一节点耦合到第一电压源以使第一节点增加到第一电压电平。1105的操作可根据本文所描述的方法执行。在一些实例中，1105的操作的方面可由参考图9所描述的开关启动管理器执行。

在1110处，作为存储器单元的读取操作的部分，存储器装置可以将第二节点耦合到第二电压源以使第二节点增加到第二电压电平。1110的操作可根据本文所描述的方法执行。在一些实例中，1110的操作的方面可由参考图9所描述的开关启动管理器执行。

在1115处，存储器装置可以基于将第一节点耦合到第一电压源而向与第一节点耦合的第一电容器施加电压增加以增加第一节点的第三电压电平。1115的操作可根据本文所描述的方法执行。在一些实例中，1115的操作的方面可由参考图9所描述的参考电容器模块执行。

在1120处，存储器装置可以基于向第一电容器施加电压增加而耦合第一节点与第二节点。1120的操作可根据本文所描述的方法执行。在一些实例中，1120的操作的方面可由参考图9所描述的开关启动管理器执行。

在1125处，存储器装置可以基于将第一节点耦合到第二节点而在读取操作期间向锁存器施加参考电压。1125的操作可根据本文所描述的方法执行。在一些实例中，1125的操作的方面可由参考图9所描述的存储器读取管理器执行。

在一些实例中，一种如本文中所描述的设备可以执行一或多种方法，例如方法1100。所述设备可包含用于以下的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：作为存储器单元的读取操作的部分，将第一节点耦合到第一电压源以使第一节点增加到第一电压电平；作为存储器单元的读取操作的部分，将第二节点耦合到第二电压源以使第二节点增加到第二电压电平；基于将第一节点耦合到第一电压源，向与第一节点耦合的第一电容器施加电压增加以增加第一节点的第三电压电平；基于向第一电容器施加电压增加，耦合第一节点与第二节点；以及基于将第一节点耦合到第二节点，在读取操作期间向锁存器施加参考电压。

本文中所描述的方法1100和设备的一些实例可进一步包含用于在将第一节点耦合到第二节点之前通过撤销启动第一晶体管来隔离第二节点与第二电压源的操作、特征、构件或指令。

本文中所描述的方法1100和设备的一些实例可进一步包含用于在将第一节点耦合到第二节点之前通过启动第二晶体管将第二节点耦合到第四电压源的操作、特征、构件或指令。

本文中所描述的方法1100和设备的一些实例可进一步包含用于基于与耦合到第一节点的数字线相关联的第三电压电平对与第二节点耦合的第二电容器预充电的操作、特征、构件或指令。

本文中所描述的方法1100和设备的一些实例可进一步包含用于以下的操作、特征、构件或指令：作为读取操作的部分，将与存储器单元相关联的第三节点耦合到第三电压源以增加第三节点的第三电压电平，并将第三节点耦合到数字线以增加数字线的第四电压电平。

本文中所描述的方法1100和设备的一些实例可进一步包含用于基于将第三节点耦合到数字线而向与第三节点耦合的第三电容器施加电压增加的操作、特征、构件或指令。

本文中所描述的方法1100和设备的一些实例可进一步包含用于至少部分地基于向第一电容器和第三电容器施加电压增加而在读取操作期间向锁存器施加指示存储在存储器单元上的逻辑状态的第五电压的操作、特征、构件或指令。

本文中所描述的方法1100和设备的一些实例可进一步包含用于基于比较第五电压与参考电压而确定存储在存储器单元上的逻辑状态的操作、特征、构件或指令。

描述一种设备。所述设备可包含：第一晶体管；其配置成在第一栅极处接收第一电压并向第一节点输出第二电压；第二晶体管，其配置成在第二栅极处接收第三电压并向第二节点输出第四电压；第三晶体管，其与第一节点耦合且配置成将所述第二电压传输到与存储器单元相关联的第三节点，所述第二电压至少部分地基于所述第一电压和所述第一晶体管的第一电压阈值；第四晶体管，其与所述第三节点和所述第二晶体管的所述第二栅极耦合且配置成至少部分地基于所述第二电压和与所述存储器单元相关联的逻辑状态而选择性地偏置所述第二栅极；以及锁存器，其包括第一输入，所述第一输入与所述第一节点耦合且配置成至少部分地基于接收到参考电压信号而确定与所述存储器单元相关联的所述逻辑状态。

在一些实例中，所述设备可包含：第五晶体管，其与第二节点耦合且配置成将第四电压传输到第四节点，所述第四电压至少部分地基于第三电压和第二晶体管的第二电压阈值；以及第六晶体管，其与第四节点和第一晶体管的第一栅极耦合，且配置成至少部分地基于第四电压而选择性地偏置第一栅极。在一些实例中，锁存器进一步包括第二输入，所述第二输入与第二节点耦合，且配置成选择性地接收与存储器单元的逻辑状态相关联的第五电压。在一些实例中，第一晶体管和第二晶体管各自包括源极随耦器电路。

描述一种设备。所述设备可包含：第一源极随耦器，其与参考电压供应器耦合且配置成输出表示由所述参考电压供应器提供的参考电压的第一信号；第二源极随耦器，其与存储器单元的数字线耦合且配置成输出表示由所述存储器单元存储的逻辑状态的第二信号；以及参考电容器，其与所述第一源极随耦器耦合且配置成修改与所述第一信号相关联的参考电压偏移。

在一些实例中，所述设备可包含与参考电容器和第一源极随耦器的栅极耦合的第一开关组件，所述第一开关组件配置成在参考电容器和第一源极随耦器之间建立第一导电路径。在一些实例中，所述设备可包含与参考电容器和第一电压源耦合的第二开关组件，所述第二开关组件配置成在第一电压源和参考电容器之间建立第二导电路径。在一些实例中，参考电容器进一步配置成至少部分地基于表示存储器单元所存储的逻辑状态的第二信号的电压电平而修改参考电压偏移。

应注意，上文所描述的方法描述可能的实施方案，且操作和步骤可被重新布置或以其它方式修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两种或更多种的方面。

可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。例如，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号示出为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。

如本文中所使用，术语“虚拟接地”是指保持在大致零伏(0v)的电压但是不是与接地直接耦合的电路的节点。因此，虚拟接地的电压可在稳定状态下暂时地波动并返回到大致0v。虚拟接地可以使用各种电子电路元件来实施，例如由运算放大器和电阻器组成的分压器。其它实施方案也是可能的。“虚拟接地”或“几乎接地”意味着连接到大致0v。

术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持信号在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么组件被视为彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含例如开关、晶体管或其它组件等中间组件的间接导电路径。在一些情况下，可例如使用例如开关或晶体管等一或多个中间组件中断所连接组件之间的信号流动一段时间。

术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法通过导电路径在组件之间传送，在闭路关系中，信号可以通过导电路径在组件之间传送。当例如控制器的一组件将其它组件耦合在一起时，那么所述组件引发允许信号通过导电路径在所述其它组件之间流动的改变，所述导电路径先前不允许信号流动。

术语“隔离”是指信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在断路，那么它们彼此隔离。例如，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器将两个组件彼此隔离时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。

如本文中所使用，术语“大体上”是指经修饰特征(例如由术语大体上修饰的动词或形容词)不必是绝对的但要足够接近以便获得特征的优点。

如本文中所使用，术语“电极”可指电导体，且在一些情况下，可用作到存储器单元或存储器阵列的其它组件的电接点。电极可包含迹线、导线、导电线、导电层等，用来提供存储器阵列的元件或组件之间的导电路径。

如本文中所使用，术语“短接”是指其中在组件之间通过启动所讨论的两个组件之间的单个中间组件来建立导电路径的组件之间的关系。例如，短接到第二组件的第一组件可在这两个组件之间的开关闭合时与第二组件交换信号。因此，短接可以是实现处于电子连通中的组件(或线)之间的电荷流动的动态操作。

本文中所论述的包含存储器阵列的装置可形成于半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况下，衬底是半导体晶片。在其它情况下，衬底可为绝缘体上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sop)，或另一衬底上的半导体材料的外延层。可通过使用包含(但不限于)磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。

本文所论述的开关组件或晶体管可表示场效应晶体管(fet)，并且包括包含源极、漏极和栅极的三端装置。端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂(例如简并)半导体区。源极与漏极可由轻掺杂的半导体区或沟道间隔开。如果沟道是n型(即，大部分载体为电子)，那么fet可被称作n型fet。如果沟道是p型(即，大部分载体为空穴)，那么fet可被称作p型fet。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。例如，将正电压或负电压分别施加到n型fet或p型fet可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“启动”。当小于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“断开”或“撤销启动”。

本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示例性”是指“充当实例、例子或说明”，且不比其它实例“优选”或“有利”。详细描述包含特定细节，以便提供对所描述技术的理解。然而，这些技术可在没有这些特定细节的情况下实践。在一些例子中，以框图的形式展示众所周知的结构和装置以免混淆所描述实例的概念。

在附图中，类似组件或特征可以具有相同参考标记。此外，可通过在参考标记之后跟着长划线及区分类似组件的第二标记来区分为相同类型的各种组件。如果说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一个，而与第二参考标记无关。

可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。例如，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。

结合本文中的公开内容所描述的各种说明性块和模块可使用经设计以执行本文中所描述的功能的通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，dsp与微处理器的组合、多个微处理器、一或多个微处理器结合dsp核心，或任何其它此类配置)。

本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施，那么可以将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体来传输。其它实例及实施方案在本公开及所附权利要求书的范围内。例如，由于软件的本质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征也可物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。并且，如本文中(包含在权利要求书中)所使用，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”的短语结尾的项目的列表)中所使用的“或”指示包含性列表，使得(例如)a、b或c中的至少一个的列表意指a或b或c或ab或ac或bc或abc(即，a和b和c)。并且，如本文中所使用，短语“基于”不应被理解为提及一组封闭条件。例如，在不脱离本公开的范围的情况下，描述为“基于条件a”的示例性步骤可基于条件a和条件b两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。

计算机可读媒体包含非暂时性计算机存储媒体以及包含促进将计算机程序从一处传递到另一处的任何媒体的通信媒体两者。非暂时性储存媒体可为可由通用或专用电脑存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括ram、rom、电可擦除可编程只读存储器(eeprom)、光盘(cd)rom或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以携载或存储呈指令或数据结构形式的所要程序代码构件且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。并且，适当地将任何连接称作计算机可读媒体。例如，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，则所述同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含cd、激光光盘、光学光盘、数字多功能光盘(dvd)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。以上各项的组合也包含在计算机可读媒体的范围内。

提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本发明不限于本文中所描述的实例和设计，而是被赋予与本文中所公开的原理和新颖特征一致的最宽范围。