制造无热界面材料气密平顶HIS/EMI屏蔽封装的系统和方法与流程

相关申请的交叉引用

本申请要求2018年2月15日提交的题为“无热界面材料气密平顶his/emi屏蔽件”的美国临时申请no.62/631,134的优先权，所述临时申请通过引用全部并入本文。

本公开涉及半导体封装技术。

背景技术：

半导体器件普遍存在于现代电子产品中。半导体器件中的电子部件数量和密度各不相同。离散半导体器件通常包含一种类型的电子部件，例如发光二极管(led)、小信号晶体管、电阻器、电容器、电感器和功率金属氧化物半导体场效应晶体管(mosfet)。集成半导体器件通常包含数百至数百万个电子部件。集成半导体器件的示例包括微控制器、微处理器、电荷耦合器件(ccd)、太阳能电池和数字微镜器件(dmd)。

半导体器件执行多种功能，例如信号处理，高速计算，发送和接收电磁信号，控制电子器件，将太阳光转换成电以及为电视显示器创建可视投影。半导体器件应用在娱乐、通信、功率转换、网络、计算机和消费产品领域中。半导体器件还应用于军事应用、航空、汽车、工业控制器和办公设备。

半导体器件利用半导体材料的电气特性。半导体材料的原子结构允许通过施加电场或基极电流或通过掺杂过程来控制其导电性。掺杂将杂质引入半导体材料中，以操控和控制半导体器件的导电性。

半导体器件包含有源电气结构和无源电气结构。有源结构(包括双极型和场效应晶体管)控制电流的流动。通过改变掺杂水平以及施加电场或基极电流，晶体管可以促进或限制电流的流动。无源结构(包括电阻器、电容器和电感器)在执行各种电气功能所需的电压和电流之间建立关系。无源结构和有源结构被电连接以形成电路，所述电路使半导体器件能够执行高速计算和其他有用功能。

半导体器件通常使用两个复杂的制造工艺来制造，即，前端制造和后端制造，每个制造工艺均可能涉及数百个步骤。前端制造涉及在半导体晶圆的表面上形成多个管芯。每个半导体管芯通常是相同的，并且包含通过电连接有源部件和无源部件而形成的电路。后端制造涉及从完成的晶圆中分离出单个半导体管芯，并封装管芯以提供结构支持和环境隔离。

在整个说明书中，术语“管芯”、“半导体芯片”和“半导体管芯”可互换使用。本文中使用的术语“晶圆”包括根据本发明的具有在其上沉积层例如以形成电路结构的暴露表面的任何结构。

“倒装芯片封装”是封装一个或多个集成电路管芯的一种球栅阵列(bga)封装。在倒装芯片封装中，焊料凸块形成在管芯的信号焊盘/端子上，并且通过回流焊料凸块使管芯倒置(“翻转”)并附着到封装的基板上，以便它们附着到基板表面上的相应焊盘上。管芯在基板上的这种反向定向被称为“倒装芯片”定向。

图1示出了示例性倒装芯片封装100的侧视截面图。如图1所示，倒装芯片封装100包括集成散热器(ihs)盖102、集成电路管芯/芯片104、热界面材料106、载体基板108、多个焊料凸块110和盖粘合剂112。管芯104包括有源区114，有源区114包含实现为根据管芯104的电气设计形成的有源器件、无源器件、导电层和电介质层的模拟或数字电路。管芯104面朝下安装，其中有源区114面朝下朝向载体基板108。如图1所示，通过焊料凸块/焊球110将管芯104安装到载体基板108。将ihs盖102在管芯104上方安装到载体基板108。粘合剂112将ihs盖102的边缘结合到载体基板108。热界面材料106存在于管芯104的顶表面上，以在ihs盖102和管芯104之间提供良好的热传导。载体基板108利用导电凸块116被电气地和机械地连接到具有bga型第二级封装的印刷电路板(pcb)114。半导体管芯104通过导电凸块110、信号线118和导电凸块116电连接到pcb114。

典型地，ic封装(在垂直于基板平面的方向上)是不对称的，并且在机械方面是不平衡的。这种不对称性连同封装中使用的不同材料(例如，有机封装基板中，其热膨胀系数(cte)与ic管芯不同)一起会引起机械应力和热应力，进而导致封装翘曲和共面性问题。因此，已知晶圆翘曲仍然是一个问题。由于无法保持管芯与晶圆的耦合，翘曲会阻止管芯-晶圆堆叠的成功组装。翘曲问题尤其在大尺寸晶圆中是严重的，并且已经对要求精细间距rdl工艺的晶圆级半导体封装工艺带来了障碍。

本公开提供了导致减少的翘曲或其他缺陷的新颖、改进的封装方法。

技术实现要素：

根据本公开的一些方面，根据本公开的制造半导体器件的方法可以包括在第一半导体基板上形成半导体键合表面，其中第一半导体基板包括至少一个集成电路区域并且包括与半导体键合表面相反的有源表面。该方法可以进一步包括将第一半导体基板的半导体键合表面键合到载体基板的载体键合表面，使得半导体键合表面与载体键合表面相邻并直接接触。该方法还可以包括利用绝缘密封结构来密封至少第一半导体基板并且密封载体键合表面的至少一部分，然后在载体键合表面与密封结构的上表面之间形成密封结构中的金属填充的沟槽结构，其中密封结构的上表面远离载体基板。最后，该方法可以包括在密封结构的上表面上形成再分布层(rdl)结构，其中rdl结构包括电连接到至少一个集成电路区域的互连结构。

在一些实施例中，半导体键合表面的形成可以包括平坦化第一半导体基板的与有源表面相反的表面的至少一部分。

在一些实施例中，半导体键合表面的形成可以包括在第一半导体基板的与有源表面相反的表面的至少一部分上形成电介质膜，以及平坦化该电介质膜的至少一部分。在一些这样的实施例中，电介质膜可以包括二氧化硅。

在一些实施例中，该方法可以进一步包括在第一半导体基板的有源表面上形成多个导电柱，以及研磨密封结构直到导电柱被暴露。

在一些实施例中，所述金属填充的沟槽结构的形成可以包括在密封结构的上表面中形成围绕第一半导体基板的沟槽，以及在该沟槽中沉积金属材料以形成围绕第一半导体基板的壁结构。在一些这样的实施例中，沟槽的形成包括使用激光烧蚀来形成沟槽。另外，在一些这样的实施例中，在沟槽中沉积金属材料包括使用化学气相沉积(cvd)、物理气相沉积(pvd)、等离子体增强的化学气相沉积(pecvd)和原子层沉积(ald)中的至少一种来沉积金属材料的至少一部分。

在一些实施例中，该方法可以包括在将第一半导体基板的半导体键合表面键合到载体基板的载体键合表面之前，平坦化载体基板的表面以形成所述载体键合表面。

根据本公开的其他方面，根据本公开的制造半导体器件的方法可以包括：平坦化半导体基板的第一表面以形成半导体键合表面，其中第一半导体基板包括集成电路区域，并且包括与半导体键合表面相反的有源表面；以及平坦化载体基板的表面以形成载体键合表面。该方法还包括将半导体键合表面键合到载体键合表面，这包括将半导体键合表面定位成与载体键合表面直接相邻。该方法还包括在半导体基板的上方和载体键合表面的至少一部分的上方形成密封结构，以及在密封结构中形成围绕第一半导体基板的金属填充的沟槽结构。最后，该方法包括在密封结构上方形成再分布层(rdl)结构，该rdl结构包括电连接至集成电路区域的互连结构。

在一些实施例中，该方法可以进一步包括在第一半导体基板的有源表面上形成多个导电柱，以及研磨密封结构直到导电柱被暴露。

在一些实施例中，金属填充的沟槽结构的形成可以包括：在密封结构的上表面中形成围绕第一半导体基板的沟槽，以及在沟槽中沉积金属材料以形成围绕第一半导体基板的壁结构。在一些这样的实施例中，沟槽的形成包括使用激光烧蚀来形成沟槽，并且在沟槽中沉积金属材料包括使用化学气相沉积(cvd)、物理气相沉积(pvd)、等离子体增强的化学气相沉积(pecvd)和原子层沉积(ald)中的至少一种来沉积金属材料的至少一部分。

在一些实施例中，载体基板可以包括金属材料类型。

根据本公开的其他方面，一种半导体器件包括：具有载体键合表面的载体基板；半导体基板，其具有半导体键合表面、与半导体键合表面相反的有源表面、以及至少一个集成电路区域，其中半导体基板设置在载体基板上，半导体键合表面与载体键合表面接触，两者之间没有粘合剂；密封结构，其至少部分地密封半导体基板并且密封载体键合表面的至少一部分；在密封结构的上表面与载体基板之间延伸的金属填充的沟槽结构，其中密封结构的上表面远离载体基板；以及在密封结构的上表面上方的再分布层(rdl)结构，其中rdl结构包括互连结构，互连结构电连接到半导体基板的所述至少一个集成电路区域。

在一些实施例中，金属填充的沟槽结构可以围绕半导体基板。

在一些实施例中，半导体键合表面可以被平坦化并且包括电介质材料。

在一些实施例中，半导体键合表面可以被平坦化并且没有电介质材料。

在一些实施例中，半导体器件可以进一步包括从半导体基板的有源表面延伸的多个导电柱，其中所述多个导电柱中的每一个都电连接到所述至少一个集成电路区域和rdl结构的互连结构。

在一些实施例中，半导体器件可以进一步包括在rdl结构上的至少一个导电凸块，所述至少一个导电凸块电连接到rdl结构的互连结构。

附图说明

图1示出了倒装芯片封装的示例的示意性截面侧视图。

图2a至图2h示出了根据本公开的实施例的用于制造晶圆级封装的示例性方法的示意性截面图。

图3示出了根据本公开的金属填充的沟槽结构的实施例的图2f的一部分的平面图。

图4是示出根据本公开的用于制造晶圆级封装的示例性方法的工艺流程图。

具体实施方式

本公开涉及晶圆级封装工艺。例如，在半导体晶圆封装工艺中，晶圆可以是其上具有数千个芯片的半导体晶圆或器件晶圆。薄晶圆，特别是超薄晶圆(厚度小于60微米或者甚至小于30微米)非常不稳定，并且比传统的厚晶圆更容易受到应力的影响。对于高功率器件或严格的温度要求器件，传统上使用集成散热器(ihs)作为散热器件来帮助散发半导体器件在运行中产生的热量。ihs的安装通常还需要在半导体管芯和ihs之间使用热界面材料(tim)，以实现良好的热传导。tim还需要具有一定的柔性，以作为管芯-ihs机械缓冲器。另外，使用ihs需要在ihs的脚部处的额外的粘合剂，以将ihs盖固定到封装基板上，并且还提供机械缓冲。

在本发明的以下详细描述中，对附图进行了参照，这些附图构成本发明的一部分，并且在附图中通过说明的方式示出了可以实践本发明的特定实施例。对这些实施例进行了足够详细的描述，以使本领域技术人员能够实施本发明。在不脱离本发明的范围的情况下，可以利用其他实施例并且可以进行结构改变。

因此，以下详细描述不应被理解为限制性的，并且本发明的范围仅由所附权利要求以及这些权利要求所赋予的等同物的全部范围来限定。

现在将参照附图描述本发明的一个或多个实施方式，其中，贯穿全文，相似的附图标记用于指代相似的元件，并且其中所示的结构不是一定按比例绘制。

图2a至图2h示出了示意性截面图，其图示了根据本公开的用于制造晶圆级封装的示例性方法。

如图2a所示，制备用于组装的第一半导体基板204a、第二半导体基板204b和载体基板210。

第一和第二半导体基板204a、204b可以是例如已经从硅晶圆或不同半导体(例如锗)的晶圆切成小块的半导体管芯。第一和第二半导体基板204a、204b各自包括相应的非有源表面205a、相应的有源表面205b和相应的集成电路区域205c。集成电路区域205c可以包含例如模拟或数字电路，所述模拟或数字电路被实现为根据相应的半导体基板204a、204b的电气设计而形成的有源器件、无源器件、导电层和电介质层。

载体基板210可以是金属基板，例如由铜或其他期望的金属材料形成。载体基板210可以替代地是玻璃、陶瓷、蓝宝石或石英基板。

此外，在载体基板210上以及在每个半导体基板204a、204b上形成键合表面。更具体地，半导体键合表面202形成在每个半导体基板204a、204b上，并且载体键合表面208形成在载体基板210上。半导体键合表面202和载体键合表面208的形成包括例如通过化学机械抛光(cmp)等将表面平坦化。在一些实施例中，半导体键合表面202和载体键合表面208的平坦化导致表面平均粗糙度ra小于或等于20埃或者更优选地小于或等于15埃或者进一步更优选地小于或等于10埃

在一些实施例中，半导体键合表面202可以包括形成电介质膜206，然后进行上述的平坦化。电介质膜206可以包括氧化硅、硅氮氧化物、氮氧化硅、氮化硅、氧化铝等，并且可以是单层结构或叠层结构。在一些这样的实施例中，电介质膜206的厚度可以小于或等于20nm，或者更优选地小于或等于15nm，或者进一步更优选地小于或等于10nm。电介质膜206可以通过化学气相沉积(cvd)方法形成。

因此，在一些实施例中，例如在图2a中所示的半导体基板204a的实施例中，半导体键合表面202可以包括平坦化的电介质膜206。但是，在其他实施例中，例如在图2a中所示的半导体基板204b的实施例中，半导体键合表面202可以是不具有电介质膜的半导体基板204a的平坦化表面。

接下来，翻转半导体基板204a、204b，然后将其附接到载体基板210，使得半导体键合表面202面对、邻接并直接接触载体键合表面208。因为半导体键合表面202和载体键合表面208如上所述被平坦化，所以每个半导体键合表面202均与载体键合表面208键合，由此可以将半导体基板204a、204b附接到载体基板210。在一些实施例中，在半导体基板204a、204b键合到载体基板210上之后，可以在400℃至600℃的温度范围内进行热处理以进一步增强键合。

通过范德华力形成半导体键合表面202和载体键合表面208之间的键合，从而即使在室温下也可以形成牢固的键合。因此，有利地，不需要粘合剂来将半导体基板204a、204b粘合到载体基板210。另外，对于诸如半导体基板204a包括可选的电介质膜206的实施例，薄的电介质膜206和半导体基板204a的材料例如硅树脂(si)将形成附加的共价键，该附加的共价键能够有助于半导体基板204a和载体基板210之间的整体键合。注意，由于上述键合能够在低温下形成，所以多种基板可以用作载体基板210。例如，载体基板210可以是金属基板，例如由铜或其他期望的金属材料形成。载体基板210可以替代地是玻璃、陶瓷、蓝宝石或石英基板。

注意，电介质膜206不一定形成在半导体基板204a上。在不形成电介质膜206的情况下，例如在电介质膜206不与半导体基板204形成的情况下，可以使载体基板210和半导体基板204b彼此键合。注意，通过在半导体基板204a上形成电介质膜206，可以防止诸如碱金属或碱土金属之类的杂质从载体基板210进入半导体基板204a。

接下来转向图2b，示出了半导体基板204a、204b键合到载体基板210的载体键合表面208。在键合完成之后，在有源表面205a上形成多个导电柱212。可以根据用于建立互连结构的已知工艺来形成导电柱212。例如，可以在半导体基板204a、204b的有源表面205a上方形成图案层或光刻胶层。然后可以通过光刻和蚀刻工艺或lda去除光刻胶层的一部分，以形成延伸到有源表面205a的接触焊盘的开口。然后可以使用镀铜、电镀、无电镀或其他合适的金属沉积工艺将导电材料沉积到光刻胶层的开口中，以形成导电柱212。然后，光刻胶层的剩余部分被剥离掉，从而留下导电柱212。导电柱212可以是具有圆形或椭圆形横截面的圆柱形状，或者导电柱212可以是具有矩形横截面的立方体形状。在其他实施例中使用其他横截面形状的柱212。在另一个实施例中，导电柱212可以是通过镀铜或铜柱形凸块形成的3d金属柱。

如图2c所示，在将半导体基板204a、204b安装在载体基板210上并且形成导电柱212之后，施加密封剂以形成密封结构214。密封结构214覆盖附接的半导体基板204a、204b并且覆盖导电柱212的至少一部分。密封结构214还至少部分地填充了相邻半导体基板204a、204b之间的间隙。然后可以对密封结构214进行固化处理。

根据图示实施例，例如可以使用热固性模制化合物在转移模压机中形成密封结构214。可以使用分配模制化合物的其他方式。可以使用其他分配模制化合物的方式。可以使用在高温下为液体或在环境温度下为液体的环氧树脂、树脂和化合物。密封结构214可以是电绝缘体并且可以是热导体。可以添加不同的填充剂以增强密封结构214的导热性、刚性或粘附性。

接下来，如图2d所示，密封结构214的上表面暴露于减薄工艺。在各种实施例中，可以机械地和/或化学地执行减薄。在一个实施例中，减薄工艺包括研磨工艺。在半导体基板204a、204b的导电柱212被暴露之后，可以停止减薄工艺，或者继续进行减薄工艺以达到任何期望的厚度。

转向图2e和2f，接下来形成金属填充的沟槽结构218。金属填充的沟槽结构218与金属载体基板210一起形成围绕半导体基板204a、204b的金属笼。金属填充的沟槽结构218用作金属笼的侧壁，并且载体基板210用作笼的盖。因为半导体基板204a、204b与载体基板210直接接触，所以金属填充的沟槽结构218与金属载体基板210一起可以用作半导体基板204a、204b的散热器件。因此，由金属填充的沟槽结构218和金属载体基板210形成的笼结构可以消除对集成散热器(ihs)的需要。在一些实施例中，由金属填充的沟槽结构218和金属载体基板210形成的笼结构还可以用作被包封的半导体基板204a、204b的电磁干扰(emi)屏蔽件。在将用于手机、平板电脑、笔记本电脑、无线路由器和其他通信设备的封装通过表面安装技术安装到设备的印刷电路板(pcb)上之后，将这种emi屏蔽件频繁地放置在这些封装上。然而，金属填充的沟槽结构218和金属载体基板210的笼结构可以有利地消除对单独的emi屏蔽件的需要。

还参照图3，示出了图2f的一部分的平面图，其包括金属填充的沟槽结构218的实施例的平面图。如图3所示，在图示实施例中，金属填充的沟槽结构218可以形成为围绕半导体基板204a。另外，金属填充的沟槽结构218不与半导体基板204a直接接触。取而代之的是，在金属填充的沟槽结构218和半导体基板204a之间设置了间隙，并且该间隙填充有密封结构214的一部分。另外，如图2f所示，在一些实施例中，金属填充的沟槽结构218可以从载体基板210延伸穿过密封结构214，到达半导体基板204a上方，例如延伸到密封结构214的上表面。

可以通过形成如图2e所示的沟槽216来形成金属填充的沟槽结构218，然后填充沟槽216以形成如图2f所示的金属填充的沟槽结构218。

参照图2e，执行蚀刻工艺以选择性地去除密封结构214的位于载体基板210和密封结构214的上表面之间的部分。可以使用任何合适的蚀刻工艺，包括但不限于：干法蚀刻“bosch”式、稳态式、低温硅蚀刻、激光烧蚀、喷丸、湿法蚀刻和微放电加工。

将理解的是，未示出的附加工艺步骤是已知的，这些步骤可用于用金属填充沟槽216以完成金属填充的沟槽结构218的形成。例如，可将金属籽晶层沉积到沟槽216中。在一个实施例中，金属籽晶层可以是铜籽晶层。在另一个实施例中，籽晶层可以是钨或其他合适的材料。可以使用诸如化学气相沉积(cvd)、物理气相沉积(pvd)、电雕刻或在阻挡层上电镀之类的技术来形成籽晶层。

在沉积籽晶层之后，可以在密封结构214上形成电镀掩模，同时去除沟槽216中的部分电镀掩模以暴露沟槽216中的籽晶层。可以使用负性或正性光刻胶对电镀掩模进行构图。负性光刻胶材料被认为可以从通孔中更完全地去除。其他表面电镀抑制剂可以用作电镀掩模。例如，可以使用压印材料或溅射层(例如ti)。然后可以执行电镀工艺，用固体金属填充沟槽216以形成金属填充的沟槽结构218，如图2f所示。例如，可以执行镀铜工艺以填充沟槽216。在一个实施例中，使用电化学沉积(ecd)电镀工艺。可以使用其他电镀工艺和材料，例如化学气相沉积(cvd)、物理气相沉积(pvd)、无电镀(化学镀或自动催化镀)、纳米颗粒或导电聚合物。

在电镀工艺之后，可以去除任何电镀掩模，并且如果需要的话可以执行平坦化工艺，例如在一些实施例中，用于去除可以在密封结构214上竖直延伸的受保护的籽晶层或电镀金属。例如，可以执行在密封结构214上停止的化学机械平坦化(cmp)操作。

如图2g所示，随后，在密封结构214、壁结构218和导电柱212上方形成导电层或再分布层(rdl)结构220。在一些实施例中，rdl结构220的下表面与密封结构218直接接触。rdl结构220可以使用已知的rdl形成技术来形成。例如，可以使用诸如印刷、pvd、cvd、溅射、电镀和无电镀之类的图案化和金属沉积工艺来形成rdl结构220。

rdl结构220由电介质材料形成，并且包括嵌入在电介质材料中的一个或多个金属互连结构222。然而，出于电连接的目的，电介质材料暴露出金属互连结构222的至少一部分。金属互连结构222包括一个或多个金属层和多个通孔插塞结构，该结构提供通过rdl结构220的电连接，例如半导体基板204a、204b与导电凸块224之间的电连接。应当注意，为了简洁起见，rdl结构220中的一些金属层和通孔插塞结构在图2g和2h所示的图中被省略。金属互连结构222可以包括一层或多层的al、cu、sn、ni、au、ag或其他合适的导电材料。

如图2g所示，导电柱212与rdl结构220接触并且以倒装芯片的方式附接到金属互连结构222，以将半导体基板204a、204b与rdl结构220电连接。换言之，每个半导体基板204a、204b的有源表面通过导电柱212电连接到rdl结构220的一个或多个金属互连结构222。

同样如图2g所示，在rdl结构220上形成多个导电凸块224。导电凸块224电连接到rdl结构220中的金属互连结构222。导电凸块224还通过金属互连结构222和导电柱212电连接到半导体基板204a、204b的有源表面。在一些实施例中，导电凸块224可以包括bga球，并且可以使用例如合适的落球工艺形成。在导电凸块224包括焊料材料的一些实施例中，可以执行焊料回流工艺以使导电凸块224的焊料材料回流。在一些实施例中，导电凸块224可以形成为微凸块或铜柱。

如图2h所示，图2g所示的结构被单片化以形成各个半导体器件226a、226b。在一些实施例中，图2g的结构可以通过锯切、激光烧蚀等被单片化为各个半导体器件226a、226b。

图4是工艺流程图400，示出了根据本公开的用于制造晶圆级封装的示例性方法。在该实施例中，制造半导体器件的方法开始于步骤410，即，在半导体基板上形成半导体键合表面，其中半导体基板可以是例如具有集成电路区域和与半导体键合表面相反的有源表面的管芯。在一些实施例中，该步骤可以包括平坦化半导体基板的表面以形成半导体键合表面。在一些实施例中，半导体键合表面的形成可以包括平坦化第一半导体基板的与有源表面相反的表面的至少一部分。在一些实施例中，如可选步骤415所示，半导体键合表面的形成可以包括在第一半导体基板的与有源表面相反的表面的至少一部分上形成电介质膜，以及平坦化电介质膜的至少一部分。在一些这样的实施例中，电介质膜可以包括二氧化硅。

接下来在步骤420中，该过程包括在载体基板上形成载体键合表面。在一些实施例中，载体基板可以包括金属材料类型，例如铜。在一些实施例中，载体键合表面的形成可以包括平坦化载体基板的表面以形成载体键合表面。接下来，步骤430涉及将半导体基板键合到载体基板。在一些实施例中，半导体基板可以放置在载体基板上并且通过范德华力被键合在适当的位置，因此不需要粘合剂来将半导体基板结合到载体基板。

接下来，步骤440涉及在半导体基板的有源表面上形成导电柱。在一些实施例中，一个或多个导电柱可以电连接到半导体基板的集成电路区域。然后，步骤450涉及用绝缘密封结构密封半导体基板并且密封载体键合表面的至少一部分。在一些实施例中，这还可以包括密封导电柱。在一些这样的实施例中，步骤460涉及从半导体基板上方去除过量的密封剂(如果有的话)，这可以包括研磨密封结构直到暴露出至少一部分导电柱。

接下来，步骤470涉及在密封结构中形成围绕每个半导体基板的金属填充的沟槽。在一些实施例中，该步骤可以包括在密封结构的上表面中形成围绕第一半导体基板的金属填充的沟槽。在一些实施例中，沟槽的这种形成可以包括使用激光烧蚀来形成沟槽。在一些实施例中，该步骤可以进一步包括在沟槽中沉积金属材料以形成围绕第一半导体基板的壁结构。在一些这样的实施例中，这可以包括使用化学气相沉积(cvd)、物理气相沉积(pvd)、等离子体增强化学气相沉积(pecvd)和原子层沉积(ald)中的至少一种来沉积金属材料的至少一部分。

接下来，步骤480涉及在密封结构上形成再分布层(rdl)结构。在一些实施例中，这可以包括在密封结构的上表面上形成rdl结构，使得rdl结构的互连结构可以电连接至集成电路区域。

在一些实施例中，在步骤470中形成的金属填充的沟槽结构与来自步骤420的金属载体基板一起形成围绕半导体基板的金属笼。填充金属的沟槽结构可以用作金属笼的侧壁，并且载体基板可以用作笼的盖。另外，在一些实施例中，半导体基板可以与载体基板直接接触，并且在一些这样的实施例中，金属填充的沟槽结构与金属载体基板一起可以用作半导体基板的散热器件。因此，由金属填充的沟槽结构和金属载体基板形成的笼结构可以消除对集成散热器(ihs)的需要。在一些实施例中，由金属填充的沟槽结构和金属载体基板形成的笼结构还可以用作被包封的半导体基板的电磁干扰(emi)屏蔽件。在将用于手机、平板电脑、笔记本电脑、无线路由器和其他通信设备的封装通过表面安装技术安装到设备的印刷电路板(pcb)上之后，将这种emi屏蔽件频繁地放置在这些封装上。然而，金属填充的沟槽结构和金属载体基板的笼结构可以有利地消除对单独的emi屏蔽件的需要。

最后，步骤490涉及将来自步骤480的结构切成各个半导体器件，每个半导体器件具有半导体基板和金属填充的沟槽。

本领域技术人员将容易地观察到，在保持本发明的教导的同时，可以对设备和方法进行多种修改和改变。因此，以上公开内容应被解释为仅由所附权利要求书的边界和界限来限定。