一种高效无损的DC/DC电路的制作方法

技术特征：

1.一种高效无损的DC/DC电路，其特征在于：包括AC-DC输入端口、DC-DC整流电路、第二控制开关电路、CPU控制电路、TYPE-C检测识别电路、TYPE-C接口输出端、第一控制开关电路、第三控制开关电路、DC-DC降压电路、USB2.0接口输出端；

所述AC-DC输入端口与所述DC-DC整流电路的输入端相连，用于输出6V～30V的直流电压，并传送至所述DC-DC整流电路；

所述DC-DC整流电路的输出端，分别与所述第一控制开关电路的输入端、第二控制开关电路的输入端、CPU控制电路相连，用于将所述直流电压变换成可变的直流电压，并分别传送至所述第一控制开关电路、第二控制开关电路、CPU控制电路供电；

所述CPU控制电路，分别与第一控制开关电路的输入端、第二控制开关电路的输入端、第三控制开关电路的输入端、TYPE-C检测识别电路相连，用于对外围电路进行数据监测与控制；

所述第二控制开关电路的输出端，与所述TYPE-C接口输出端相连，根据控制信号，将所述直流电压传送至所述TYPE-C接口输出端；

所述TYPE-C检测识别电路的输入端，与所述TYPE-C接口输出端相连；所述TYPE-C检测识别电路的输出端，与所述CPU控制电路相连，用于检测识别TYPE-C接口，并将检测结果传送至所述CPU控制电路；

所述第一控制开关电路的输入端，与所述CPU控制电路相连；所述第一控制开关电路的输出端，与所述USB2.0接口输出端相连；根据控制信号，将所述直流电压传送至所述USB2.0接口输出端；

所述第三控制开关电路的输入端，与所述CPU控制电路相连；所述第三控制开关电路的输出端，与所述DC-DC降压电路相连，根据控制信号，将所述直流电压传送至所述DC-DC降压电路；

所述DC-DC降压电路的输出端与所述USB2.0接口输出端相连，用于对所述直流电压进行降压，并将降压电压传送至所述USB2.0接口输出端。

2.根据权利要求1所述的一种高效无损的DC/DC电路，其特征在于：所述第二控制开关电路包括第一场效应管Q54、第一电阻R63、第三电阻R64、第三场效应管Q53、第五场效应管Q55、第六电阻R65、第七电阻R66、第一电容C60、第二电阻R67、第四场效应管Q56、第八电阻R68、第九电容C55、第二电容C61；

第三场效应管Q53的漏极与所述DC-DC整流电路的输出端相连，第三场效应管Q53的源极分别与第一场效应管Q54的源极、第一电阻R63的一端相连，第一电阻R63的另一端分别与第一场效应管Q54的栅极、第三场效应管Q53的栅极相连，第三电阻R64的一端与第三场效应管Q53的栅极相连，第三电阻R64的另一端与第五场效应管Q55的漏极相连，第五场效应管Q55的源极与接地信号相连，第五场效应管Q55的栅极与第六电阻R65的一端相连，第六电阻R65的另一端与所述CPU控制电路相连，第七电阻R66的一端与所述CPU控制电路相连，第七电阻R66的另一端与接地信号相连，第一场效应管Q54的漏极与第一电容C60的一端相连，第一电容C60的另一端与接地信号相连，第二电阻R67的一端与第一场效应管Q54的漏极相连，第二电阻R67的另一端与第四场效应管Q56的漏极相连，第四场效应管Q56的源极与接地信号相连，第四场效应管Q56的栅极与所述CPU控制电路相连，第八电阻R68的一端与所述CPU控制电路相连，第八电阻R68的另一端与接地信号相连，第九电容C55的一端与DC-DC整流电路的输出端相连，第九电容C55的另一端与接地信号相连,第二电容C61的一端与所述TYPE-C接口输出端相连，第二电容C61的另一端与接地信号相连。

3.根据权利要求2所述的一种高效无损的DC/DC电路，其特征在于：所述第三场效应管Q53的漏极还设有一电阻R87和一LED灯LED51的串联支路，电阻R87的一端与第三场效应管Q53的漏极相连，电阻R87的另一端与LED灯LED51的正极相连，LED灯LED51的负极与接地信号相连。