DC-DC芯片输出电压延时缓升电路的制作方法

技术特征：

1.一种DC-DC芯片输出电压延时缓升电路，其特征在于：包括延时电路，DC-DC芯片及其外围电路，所述延时电路包括电阻R2-R4、电容C6、二极管D1，其中电阻R2与电阻R3串联后接于电源输出端Vout和地之间，电容C6和电阻R4串联后接于电源输出端Vout和地之间并且电阻R4一端接地，电阻R2与电阻R3的连接节点连接二极管D1的负极同时连接DC-DC芯片的反馈电压检测输入引脚FB，二极管D1的正极连接电容C6和电阻R4的连接节点；在芯片上电时，利用电容C6和电阻R4组成的阻容延时电路以及二极管D1使DC-DC芯片的反馈电压检测输入引脚FB在一定时间内处于较高电压，DC-DC芯片输出较低电压，延缓DC-DC芯片输出电压的上升时间。

2.根据权利要求1所述的DC-DC芯片输出电压延时缓升电路，其特征在于所述DC-DC芯片及其外围电路包括DC-DC芯片U1、电阻R1、电容C1-C5、电感L1，其中，电阻R1与电容C2串联连接后接于电源VCC与地之间，电阻R1与电容C2的连接节点连接DC-DC芯片U1的使能端EN，DC-DC芯片U1的电源输入端IN连接电源VCC，DC-DC芯片U1的开关节点输出引脚SW通过电容C3连接高端MOSFET驱动器升压电源引脚BST，同时经电感L1连接电源输出端Vout，电容C4和电容C5并联后接于电源输出端Vout和地之间，DC-DC芯片U1的FB引脚为反馈电压检测输入端。

3.根据权利要求1或2所述的DC-DC芯片输出电压延时缓升电路，其特征在于所述DC-DC芯片U1为SOT23-6封装的芯片。