一种数字自校准斩波精密放大器的制作方法

文档编号:14478120
研发日期:2018/5/19

本发明涉及模拟集成电路中的放大器领域,更具体地说,涉及一种提高所述放大器精度的技术。



背景技术:

在当前的工业控制系统、仪器仪表、医疗设备、安防、汽车、航空航天及消费类电子等领域,精密放大器集成电路有着广泛的应用。输入失调电压、失调电压的温漂(drift)、闪烁噪声(1/f noise)是标示放大器精度的重要技术指标,其性能直接影响到上述应用设备和系统的精度指标。

在利用半导体工艺制造集成电路的过程中,诸多因素会影响放大器的精度,例如器件失配(mismatch)、闪烁噪声、器件参数的温度漂移、封装压力(stress)等。设计优良的通用放大器的初始输入失调电压在几个毫伏,失调电压的温漂在几个微伏每摄氏度,低频闪烁噪声会有峰峰值十几微伏的抖动。在一些精密应用中,通用放大器的性能无法满足系统设计的精度要求。

国内外半导体公司对提高放大器的精度的方法做了广泛的探索。目前的方法有封装前的激光修调或烧录熔丝、封装后修调(etrim)、上电自校准技术、斩波技术、纹波消除的斩波技术、乒乓自稳零技术、乒乓自稳零斩波技术等。根据放大器精度以及成本的要求,可以考虑采取相应的合理方法。

以上方法中,封装前的激光修调或烧录熔丝、封装后修调的方法成本较高,量产测试需要开发相应的修调程序,而且失调电压的温漂性能得不到改善或者会变得更差。上电自校准技术成本低,但同样不能解决失调电压的温漂问题。斩波技术成本也较低,但是存在输出纹波较大的问题。如果要消除斩波的纹波输出,代价会较大。乒乓自稳零技术,需要多个主放大器和辅助放大器,成本会较高。



技术实现要素:

本发明基于现有方案的优缺点,提供一种成本较低、易于实现的高性能数字自校准斩波精密放大器。

所述放大器包括数字自校准环路和斩波电路。放大器上电后,在一段时间周期内配置为数字自校准状态,斩波电路和放大输出电路关闭。校准的数字量存储于寄存器中,并通过数模转换器(DAC)对放大器的输入失调电压做校准。数字自校准状态结束后,比较输出电路关闭,所述放大器配置为斩波放大状态,斩波电路和放大输出电路进行工作,用以进一步降低所述放大器的输入失调电压、失调电压的温漂(drift)以及闪烁噪声(1/f noise)。

所述放大器的放大通路为折叠共源共栅AB类(Class AB)输出电路,其包括输入差分对、两对差分电流源和放大输出电路。该放大输出电路包括带有增益提升(gain boost)电路的两组共源共栅电路和AB类输出电路及其偏置电路。放大通路的频率补偿电路为米勒补偿(Miller compensation),即补偿电容器位于放大器输出端和输出驱动管的栅极。其中,引起放大器失配(mismatch)及噪声的电路为输入差分对和差分电流源。

所述数字自校准环路包含引起放大器失配及噪声的电路、两组共源共栅电路构成的比较输出电路、预定位数的二分法逐次逼近寄存器逻辑(SAR logic)电路和用于校准放大器失配的数模转换器。

所述放大器配置为数字自校准状态时,引起放大器失配及噪声的电路和比较输出电路构成比较器进行工作,同时把该比较器的输入短接,以致使比较器的输入为所述放大器的等效输入电压。

所述二分法逐次逼近寄存器逻辑电路是根据比较器输出的结果来判断寄存器每一位的存储状态。数字自校准状态时,该寄存器存储的数字量为比较器输入失调电压校准的数字量,经数模转换器产生校准电压。该校准电压与比较器的输入失调电压求和。预定位数的数字量执行结束后,二分法逐次逼近时序完成,此时的校准电压与比较器的输入失调电压的和趋于零,数字自校准状态结束。

数字自校准状态结束后,比较输出电路关闭,所述放大器配置为斩波放大状态。此时,寄存器中存诸的预定位数的数字量为放大器输入失调电压校准的数字量,经数模转换器产生校准电压对所述放大器的输入失调电压进行校准。

所述数字自校准环路还包括电源电压检测电路、上电复位电路、校准周期控制逻辑和振荡器。放大器上电时,电源电压检测电路检测到电源电压达到比较器正常工作电压后使能上电复位电路。上电复位电路的复位时间周期须大于比较器各节点偏置电压建立时间以及振荡器频率稳定时间,以确保比较器和振荡器进入正常工作状态。然后,上电复位电路关闭,使能二分法逐次逼近寄存器逻辑电路。

所述电源电压检测电路可以连续检测电源电压。当放大器的电源电压欠压致使电路不能正常工作时,电源电压检测电路可以产生信号,使得所述放大器重新配置为数字自校准状态,同时将上电复位电路的存储电容器放电,以使得放大器重新上电后正常复位校准周期控制逻辑。

所述斩波电路包括位于放大器输入端的斩波调制(modulate)开关电路、位于放大输出电路中两组共源共栅电路源端的斩波解调(demodulate)开关电路和位于两个增益提升电路输出端的斩波调制开关电路。

所述放大器配置为斩波放大状态时,放大输出电路和斩波电路进行工作。放大器的输入信号经过斩波电路连接到输入差分对的输入端,输入信号被调制。输入差分对的输出端经过斩波电路连接到放大输出电路中的共源共栅电路的源端,输入信号被解调。最后,输入信号经放大输出电路无失真地输出。所述放大器的输入失调电压信号只经过放大输出电路中的共源共栅电路源端的斩波电路调制,输入失调电压变换为高频纹波输出。

上述放大器经过数字自校准后,输入失调电压变得很小,因此放大器斩波放大后的输出纹波很小。斩波电路可以进一步降低所述放大器的输入失调电压,并且可以降低所述放大器精度的重要指标失调电压的温漂和闪烁噪声。

附图说明

图1所示为所述数字自校准斩波精密放大器电路示意图。

具体实施方式

图1为所述数字自校准斩波精密放大器的一种具体电路实现方式,虽然其他配置是可能的。数字自校准斩波精密放大器100包括一对输入差分对111,两对差分电流源112和113,放大输出电路120,斩波电路中的斩波调制(modulate)开关电路131和斩波解调(demodulate)开关电路132及133,比较输出电路140,预定为N位的二分法逐次逼近寄存器逻辑(SAR logic)电路150,以及用于校准放大器失配的N位数模转换器(Calibration DAC)电路160。放大输出电路120包括增益提升(gain boost)全差分放大器A1及A2和全差分驱动的AB类(Class AB)输出放大器。

全差分驱动的AB类输出放大器包括全差分输出的第一级放大器和AB类输出的第二级放大器。输入信号Vin+和Vin-经过斩波调制开关电路131连接到输入差分对111中MP1和MP2的栅极。MP1和MP2的漏极分别连接到放大输出电路120中A2的两输入端,并且通过斩波解调开关电路132分别连接到放大输出电路120中共源共栅电路MN3和MN4的源端。

差分电流源113中MP5和MP6的漏极分别连接到放大输出电路120中A1的两输入端,并且通过斩波解调开关电路133连接到放大输出电路120中共源共栅电路MP3和MP4的源端。

放大输出电路120中全差分放大器输出端Vo-和Vo+通过AB类控制(Class AB control)电路分别连接到输出级放大器MN5、MP7的两输入端。

放大输出电路120中全差分放大器A1的输入共模参考电压为Vcmp,全差分放大器A2的输入共模参考电压为Vcmn。A1的全差分输出端通过斩波调制开关电路135分别连接到MP3和MP4的栅极,A2的全差分输出端通过斩波调制开关电路134分别连接到MN3和MN4的栅极。

当放大器100配置为数字自校准状态时,斩波调制开关电路131断开输入差分对111中MP1和MP2与输入信号Vin+和Vin-的连接,并且将MP1和MP2的栅极短接。斩波解调开关电路132及133配置为固定连接状态,例如,MN3和MN4的源端分别接到差分电流源112中MN1和MN2的漏极,MP3和MP4的源端分别接到差分电流源113中MP5和MN6的漏极。Vcmp配置为放大器100的正电源电压VDD,Vcmn配置为负电源电压VSS。比较输出电路140中MN6和MN7的栅极VB3由VSS变为正常偏置状态,MP8和MP9由VDD变为正常偏置状态。这时,A1的共模反馈电路(图中未示)将MN3和MN4关断,A2的共模反馈电路(图中未示)将MP3和MP4关断。比较输出电路140中MP8和MN6漏极连接作为比较器的一输出端,MP9和MN7漏极连接作为比较器的另一输出端。比较器两个输出端的差Comp为逐次逼近寄存器逻辑电路150的输入。

逐次逼近寄存器逻辑电路150的输出(Din)连接到数模转换器电路160的输入。用于校准比较器输入失调电压的N位数模转换器电路160,产生一定范围的等效输入校准电压。最大校准电压Vmax和最小校准电压Vmin根据比较器的输入失调电压的估计分布设置。最小校准步长为LSB=(Vmax-Vmin)/2^N。比较器用于判断输入失调电压加上校准电压是否大于零,其输出结果作为逐次逼近寄存器逻辑电路150的输入。逐次逼近寄存器逻辑电路150中N位寄存器的输出连接到N位数模转换器电路160的输入。根据已知的二分法逐次逼近寄存器逻辑(SAR logic)原理,输入失调电压加上校准电压将逐次接近于零。最后,经过N个逐次逼近周期后,输入失调电压加上校准电压将小于LSB的电压,数字自校准状态结束。

放大器100上电时,电源电压检测电路(图中未示)检测到电源电压达到比较器正常工作电压后使能上电复位电路(图中未示)。上电复位电路的复位时间周期须大于比较器各节点偏置电压建立时间以及振荡器(图中未示)频率稳定时间,以确保比较器和振荡器进入正常工作状态。然后,上电复位电路关闭,使能逐次逼近寄存器逻辑电路150。

数字自校准状态结束后,放大器100配置为斩波放大状态。VB3配置为VSS,VB2配置为VDD,比较输出电路140关闭,同时逐次逼近寄存器逻辑结束。共模参考电压Vcmn和Vcmp分别配置正常偏置电压,输入端的斩波调制开关电路131将输入信号Vin+和Vin-与输入差分对111连接。斩波调制开关电路131和斩波解调开关电路132及133在时钟信号FP以及FPN的控制下对已校准过输入失调电压的放大器100斩波。斩波电路还包括位于A1及A2输出端的斩波调制开关电路134及135。斩波电路可以进一步降低放大器100的输入失调电压,并且可以降低放大器100精度的重要指标失调电压的温漂和闪烁噪声。

放大器100的各个工作状态由时序(图中未示)和控制逻辑电路(图中未示)所产生的控制信号(图中未示)进行选择。基于上述描述的控制电路的设计,对于熟悉计时电路的技术人员是众所周知的。

虽然业已揭示和叙述了本发明创造具体的实施例,但是,对于本领域的技术人员来说,可作出多种改型和替换。因此,本发明创造只由所附的权利要求书的范围来限定。

当前第1页1 2 3 
猜你喜欢
网友询问留言