差动运算放大器以及带隙参考电压产生电路的制作方法

文档编号:14477027
研发日期:2018/5/18

技术领域

本发明涉及一种差动运算放大器以及使用这个差动运算放大器的带隙参考电压产生电路,特别有关一种可降低温度对输入电压影响的差动运算放大器以及使用这个差动运算放大器的带隙参考电压产生电路。



背景技术:

电路设计中,通常会使用一个参考电压产生电路来产生一个较精准的参考电压以作为其他元件的基准使用。参考电压产生电路具有多种形态,其中较常被使用的是带隙(bandgap)参考电压产生电路。这一类电路的内部元件会反应于温度系数来调整其电压或电流,使得产生的参考电压能够维持在一个稳定的值。

带隙参考电压产生电路通常会包含一个差动运算放大器来根据一个第一电压和第二电压控制带隙参考电压产生电路的动作,这个第一电压和第二电压会随着温度而有所变化。差动运算放大器通常会包含图1中所示的NMOSFET(N type metal oxide semiconductor field-effect transistor,N型金氧半导体场效晶体管)输入对或是PMOSFET(P type metal oxide semiconductor field-effect transistor,P型金氧半导体场效晶体管)输入对来接收前述的第一电压V1和第二电压V2。因为第一电压V1和第二电压V2会随着温度T反向变化。因此若差动运算放大器运作在较低的操作电压VDD下且在低温下操作时,PMOSFET输入对的PMOSFET Pa其汲极和源极间的电压差VDSP会被压抑(如图2所示),因此PMOSFET Pa可能会运作在线性区而使得差动运算放大器具有较小的放大器增益。反之当差动运算放大器在高温下操作时,NMOSFET输入对的NMOSFET Na其汲极和源极间的电压差VDS会较小,因此NMOSFET Na可能会运作在线性区而使得差动运算放大器具有较小的放大器增益。

在前述情况下,无论是PMOSFET Pa或是NMOSFET Na,若要维持相同的输出电流,则其VGS(闸极和源极间的电压差)须增加。但若VGS增加,则表示第一电压V1和第二电压V2的差距D12也会产生变化(如图3所示),这样也会连带影响到带隙参考电压产生电路所产生的参考电压。



技术实现要素:

本发明一个目的是公开一种可降低输入电压因为温度而产生的变化的差动运算放大器。

本发明另一个目标是公开一种可降低参考电压因为温度而产生的变化的带隙参考电压产生电路。

本发明一实施例公开了一种差动运算放大器,包含:电压调整模块,耦接在第一预定电压源与第二预定电压源之间,以第一电压调整值调整第一电压而产生第一调整后电压,并以第二电压调整值调整第二电压而产生第二调整后电压,其中所述第一电压调整值以及所述第二电压调整值相对应于温度而变化;以及差动信号运算模块,耦接在所述第一预定电压源与所述第二预定电压源之间,根据所述第一调整后电压以及所述第二调整后电压产生输出电压。

本发明一实施例公开了一种带隙参考电压产生电路,其包含电流镜、差动运算放大器、电压产生模块以及参考电压阻抗元件。电流镜在第一电流输出端产生一第一电流,在第二电流输出端产生第二电流,并于第三电流输出端产生第三电流,其中所述第二电流映射自所述第一电流,所述第三电流映射自所述第一电流或所述第二电流。差动运算放大器包含一运算输出端;第一运算输入端;第二运算输入端;电压调整模块,耦接在第一预定电压源与第二预定电压源之间,在所述第一运算输入端接收第一电压并以第一电压调整值调整所述第一电压而产生第一调整后电压,并于所述第二运算输入端接收第二电压并以第二电压调整值调整所述第二电压而产生第二调整后电压,其中所述第一电压调整值以及所述第二电压调整值相对应于温度而变化;以及差动信号运算模块,耦接在所述第一预定电压源与所述第二预定电压源之间,根据所述第一调整后电压以及所述第二调整后电压在所述运算输出端产生控制电压。

电压产生模块根据所述第一电流在所述第一运算输入端产生第一电压,并根据所述第二电流在所述第二运算输入端产生第二电压,所述差动运算放大器根据所述第一电压以及所述第二电压在所述运算输出端产生所述控制信号给所述电流镜来控制所述第一电流、所述第二电流以及所述第三电流。参考电压阻抗元件的第一端接收所述第三电流且其第二端耦接所述第二预定电压源,所述第三电流在所述参考电压阻抗元件的所述第一端产生参考电压。

前述差动信号运算模块可包含第一级放大器以及第二级放大器。

本发明通过会随温度变化的调整量来调整第一输入电压和第二输入电压,使得第一输入电压、第二输入电压不会随着温度变化而有太大的差异,进而减少差动运算放大器中晶体管的VDS被压抑的程度。这样一来,这个差动运算放大器可以有较好的表现,且使用这个差动运算放大器的带隙参考电压产生电路也可产生较稳定的参考电压。

附图说明

图1绘示了现有技术的带隙参考电压产生电路中的差动运算放大器的结构。

图2绘示了现有技术的差动运算放大器的PMOSFET VDS与温度T的关系示意图。

图3绘示了现有技术中第一电压和第二电压的差异会随温度变化的示意图。

图4绘示了根据本发明一个实施例的差动运算放大器的方块图。

图5绘示了根据本发明一个实施例的差动运算放大器的电路图。

图6绘示了根据本发明另一个实施例的差动运算放大器的电路图。

图7绘示了本发明的差动运算放大器其第一电压和第二电压的差异与温度关系的示意图。

图8绘示了使用本发明的差动运算放大器的带隙参考电压产生电路的电路图。

图9绘示了根据本发明的带隙参考电压产生电路与现有技术的带隙参考电压产生电路所产生的参考电压的比较示意图。

其中,附图标记说明如下:

400、600差动运算放大器

401、601电压调整模块

403、603差动信号运算模块

Na-Nc、N1-N8NMOSFET

Pa-Pc、P1-P5、PO、PQ、PR PMOSFET

Na1、Na2、Na3原生NMOSFET

800带隙参考电压产生电路

801电流镜

OP差动运算放大器

803输入电压产生模块

805电压维持模块

Rr参考电压阻抗元件

Tc1第一电流输出端

Tc2第二电流输出端

Tc3第三电流输出端

TO1运算输出端

TI1第一运算输入端

TI2第二运算输入端

R1第一阻抗元件

R2第二阻抗元件

R3第三阻抗元件

Q1第一双接面晶体管

Q2第二双接面晶体管

具体实施方式

图4绘示了根据本发明一个实施例的差动运算放大器400的方块图。如图4所示,差动运算放大器400包含了一个电压调整模块401以及一个差动信号运算模块403。电压调整模块401耦接在一个第一预定电压源与一个第二预定电压源之间(VDD和GND,未绘示在图4),接收一个第一电压V1而根据一个第一电压调整值产生一个第一调整后电压V1a,并接收一个第二电压V2而根据一个第二电压调整值产生一个第二调整后电压V2a,其中第一电压调整值以及第二电压调整值相对应于温度而变化。差动信号运算模块403耦接在第一预定电压源与第二预定电压源之间,根据第一调整后电压V1a以及第二调整后电压V2a产生一个输出电压Vout在一个输出端To

图5绘示了根据本发明一个实施例的差动运算放大器的电路图。然请留意,图5中的电路图仅用以举例,非用以限定本发明。如图5所示,电压调整模块401包含了一个第一NMOSFET N1,其汲极耦接第一预定电压源VDD,其闸极接收第一电压V1,且其源极输出第一调整后电压V1a,而第一电压调整值是第一NMOSFET N1的闸极与第一NMOSFET N1的源极的一个电压差VGS1。此外,电压调整模块401包含了一个第二NMOSFET N2,其汲极耦接第一预定电压源VDD,其闸极接收第二电压V2,且其源极输出第二调整后电压V2a,而第二电压调整值是第二NMOSFET N2的闸极与第二NMOSFET N2的源极的一个电压差VGS2。然请留意,电压调整模块401中的第一NMOSFET N1和第二NMOSFET N2也可由其他晶体管取代。

差动信号运算模块403包含了一个第一PMOSFET P1、一个第二PMOSFET P2、一个第三PMOSFET P3、一个第四PMOSFET P4、一个第三NMOSFET N3、一个第四NMOSFET N4以及一个第五NMOSFET N5。第一PMOSFET P1的闸极接收第一调整后电压V1a。第二PMOSFET P2的闸极接收第二调整后电压V2a,且其源极耦接第一PMOSFET P1的一个源极。第三PMOSFET P3的源极耦接第一预定电压源VDD,其汲极耦接第一PMOSFET P1以及第二PMOSFET P2的源极。第四PMOSFET P4的源极耦接第一预定电压源VDD,其闸极耦接第三PMOSFET P3的闸极和输出端To,其汲极耦接第三PMOSFET P3的闸极以及输出端To。第三NMOSFET N3的汲极耦接第二PMOSFET P2的汲极及第三NMOSFET N3的一个闸极,其源极耦接第二预定电压源GND。第四NMOSFET N4的汲极耦接第一PMOSFET P1的汲极,其源极耦接第二预定电压源GND,其闸极耦接第三NMOSFET N3的一个基底。第五NMOSFET N5的汲极耦接输出端To,其闸极耦接第四NMOSFET N4的汲极,其源极耦接第二预定电压源GND。

图5中的差动信号运算模块403其结构是为一个二级CMOS差动运算放大器,其中第一PMOSFET P1、第二PMOSFET P2、第三PMOSFET P3、第三NMOSFET N3和第四NMOSFET N4是第一级,而第四PMOSFET P4和第五NMOSFET N5是第二级。第三PMOSFET P3用以对第一级放大器提供偏压,第一PMOSFET P1以及第二PMOSFET P2是为一个差动输入对,第三NMOSFET N3和第四NMOSFET N4用以提供主动负载并实现电路的单端输出转换。第二极放大器是为一个共源放大器,第四PMOSFET P4用以对第二级放大器提供偏压并作为主动负载。

在一个实施例中,第一NMOSFET N1、第二NMOSFET N2、第三NMOSFET N3、第四NMOSFET N4、第五NMOSFET N5、第六NMOSFET N6、第七NMOSFET N7以及第八NMOSFET N8是运作在1.2v、第一PMOSFET P1、第二PMOSFET P2是运作在1.2v,第三PMOSFET P3、第四PMOSFET P4、第五PMOSFET P5运作在3.3v,但并不限定。

如前所述,第一电压V1和第二电压V2会随着温度反向变化,因此会随着温度降低而增加,但因为图4和图5实施例中的输出端To输出的电压是根据第一调整后电压V1a和第二调整后电压V2a而产生,而第一调整后电压V1a和第二调整后电压V2a相较于第一电压V1和第二电压V2减少了第一NMOSFET N1和第二NMOSFET N2的VGS1和VGS2且VGS1和VGS2也会随着温度变低而增加。因此,第一调整后电压V1a和第二调整后电压V2a相对应温度增加的幅度就会减少,如本案图7所示。因此,输出端To产生的输出电压也可以受到较少温度的干扰。

本发明所公开的差动运算放大器可进一步包括其他元件。举例来说,差动运算放大器400进一步包括第六NMOSFET N6以及第七NMOSFET N7。第六NMOSFET N6的汲极耦接所述第一NMOSFET N1的源极,其源极耦接第二预定电压源GND。第七NMOSFET N7的汲极耦接第二NMOSFET N2的源极,其源极耦接第二预定电压源GND,且第六NMOSFET N6的一个闸极耦接所述第七NMOSFET N7的一个基底。第六NMOSFET N6以及第七NMOSFET N7作为等效电阻之用,用以辅助第一NMOSFET N1和第二NMOSFET N2来产生电流。此外,差动运算放大器400进一步包括第五PMOSFET P5以及第八NMOSFET N8,其作为缓冲器。第五PMOSFET P5的源极耦接第一预定电压源VDD,其闸极耦接第四PMOSFET P4的一个基底。第八NMOSFET N8的汲极耦接所述第五PMOSFET P5的一个汲极以及第八NMOSFET N8的一个闸极,其源极耦接第二预定电压源GND。

本发明所公开的差动运算放大器中的电压调整模块以及差动信号运算模块除了图5中的元件外,更可包含其他的元件。图6绘示了根据本发明另一个实施例的差动运算放大器的电路图。如图6所示,电压调整模块601除了第一NMOSFET N1和第二NMOSFET N2外,进一步包括一个第一原生NMOSFET(native NMOSFET)Na1以及一个第二原生NMOSFET Na2。第一原生NMOSFET Na1的汲极耦接第一预定电压源VDD,其闸极耦接第一NMOSFET N1的闸极,其源极耦接所述第一NMOSFET N1的汲极。第二原生NMOSFET Na2的汲极耦接第一预定电压源VDD,其闸极耦接第二NMOSFET N2的闸极,其源极耦接第二NMOSFET N2的汲极。原生NMOSFET其导通电压通常较低,因此在高电压环境下操作时,第一原生NMOSFET Na1以及第二原生NMOSFET Na2可确保第一NMOSFET N1和第二NMOSFET N2的VDS不会超过崩溃电压。而差动信号运算模块603进一步包括一个第三原生NMOSFET Na3,其汲极耦接第四PMOSFET P4的汲极,其闸极耦接第五NMOSFET N5的闸极,其源极耦接第五NMOSFET N5的汲极。同样的,在高电压环境下操作时,第三原生NMOSFET Na3可确保第五NMOSFET N5的VDS不会超过崩溃电压。在一个实施例中,第一原生NMOSFET Na1、第二原生NMOSFET Na2以及第三原生NMOSFET Na3均运作在3.3v。

图8绘示了使用本发明的差动运算放大器的带隙参考电压产生电路800的电路图。如图8所示,带隙参考电压产生电路800包含一个电流镜801、一个差动运算放大器OP、一个输入电压产生模块803以及一个参考电压阻抗元件Rr。电流镜801接收一个第一预定电压VDD并在一个第一电流输出端Tc1产生一个第一电流I1,在一个第二电流输出端Tc2产生一个第二电流I2,并在一个第三电流输出端Tc3产生一个第三电流I3,其中第二电流I2映射自第一电流I1,第三电流I3映射自第一电流I1或第二电流I2。差动运算放大器OP包含一个运算输出端TO1、一个第一运算输入端TI1以及一个第二运算输入端TI2。输入电压产生模块803根据第一电流I1在第一运算输入端TI1产生一个第一电压V1,并根据第二电流I2在第二运算输入端TI2产生一个第二电压V2。差动运算放大器OP根据第一电压V1以及第二电压V2在运算输出端TO1产生一个控制电压Vc(即图4中的输出电压Vout)给电流镜801来控制第一电流I1、第二电流I2以及第三电流I3。在以下实施例中,第一电压V1和第二电压V2会因为差动运算放大器OP的虚短路(virtual short)作用而相等,因此第一电流I1和第二电流I2会相等。且第三电流I3在以下实施例中是映射自第二电流I2且和第二电流I2相同,但并不限定。第三电流I3流经参考电压阻抗元件Rr时会产生一个参考电压Vr。而差动运算放大器OP可包含前述实施例中的电路。

在一个实施例中,电流镜801包含P型金氧半导体晶体管PO、P型金氧半导体晶体管PQ以及P型金氧半导体晶体管PR。P型金氧半导体晶体管PO的源极耦接第一预定电压VDD,其汲极作为第一电流输出端Tc1,且其闸极接收控制电压Vc。P型金氧半导体晶体管PQ的源极耦接第一预定电压VDD,其汲极作为第二电流输出端Tc2,且其闸极接收控制电压Vc。P型金氧半导体晶体管PR的源极耦接第一预定电压VDD,其汲极作为第三电流输出端Tc3,且其闸极耦接所述P型金氧半导体晶体管PQ的一个基底。

在一个实施例中,输入电压产生模块803包含:一个第一阻抗元件R1、一个第二阻抗元件R2、一个第三阻抗元件R3、一个第一双接面晶体管Q1以及一个第二双接面晶体管Q2。第一阻抗元件R1的第一端耦接第一运算输入端TI1。第一双接面晶体管Q1的集极耦接第一阻抗元件R1的一个第二端,其射极耦接一个第二预定电压GND。第二阻抗元件R2的第一端耦接第一运算输入端TI1,其第二端耦接第二预定电压GND。第二双接面晶体管Q2的集极耦接第二运算输入端TI2,其射极耦接第二预定电压GND,其基极耦接第一双接面晶体管Q1的基极且耦接第二预定电压GND。第三阻抗元件R3的第一端耦接第二运算输入端TI2,其第二端耦接第二预定电压GND。

以下将详述图8中实施例的详细动作,在以下实施例中,是假设第二电阻R2和第三电阻R3的电阻值相同,且第一双接面晶体管Q1的尺寸是第二双接面晶体管Q2的X倍。如前所述,在一个实施例中第一电压V1和第二电压V2会因为差动运算放大器OP的虚短路作用而相同,因此若第二电阻R2和第三电阻R3具有相同的电阻值,则流过第二电阻R2和第三电阻R3的电流会相同,因此流经第一双接面晶体管Q1以及一个第二双接面晶体管Q2的电流也会相同。而在这个状况下,第一双接面晶体管Q1以及一个第二双接面晶体管Q2射极的电压差是VTlnX,其中VT是热电压(thermal voltage)且等于q是库仑电荷,K是波兹曼常数(Boltzmann’s constant)而T是温度。也因此,第一电阻R1两端的电压差是VTlnX。

通过前述内容,可得知第一电流I1是其中VEB2是第二双接面晶体管Q2基极和射极的电压差。因为第一电流I1等于第二电流I2等于第三电流I3,因此第三电流I3也等于所以参考电压Vr等于理想状态下,VT会正比于温度的变化,VEB2会反比于温度的变化,两者会互相抵消,因此参考电压Vr可无视于温度的变化而维持定值。然而如之前所述,V1、V2会因为温度变化,进而影响到差动运算放大器内晶体管的VDS,因此若不以前述方式校正,会影响到参考电压Vr的稳定性。

图9绘示了根据本发明的带隙参考电压产生电路与现有技术的带隙参考电压产生电路所产生的参考电压的比较示意图。如图9所示,现有技术(图(a))中的参考电压会随着温度T而有较大的变化,而本发明(图(b))所提供的参考电压相对的较为稳定。

综上所述,本发明通过会随温度变化的调整量来调整第一和第二输入电压,使得第一第二输入电压不会随着温度变化而有太大的差异,进而减少差动运算放大器中晶体管的VDS被压抑的程度。这样一来,这个差动运算放大器可以有较好的表现,且使用这个差动运算放大器的带隙参考电压产生电路也可产生较稳定的参考电压。

以上所述仅为本发明的较佳实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。

当前第1页1 2 3 
猜你喜欢
网友询问留言