高频同步系统及包含其的同步加速器设备的制作方法

文档序号:14477836阅读:来源:国知局

技术特征:

技术总结
本发明提供一种高频同步系统,包括:前级加速器过零比较电路,配置为输入前级加速器的高频波形信号,输出过零比较后的前级加速器的零相位;后级加速器过零比较电路,配置为输入后级加速器的高频波形信号,输出过零比较后的后级加速器的零相位;主控制器FPGA,输入前级加速器的零相位和后级加速器的零相位,还输入事例触发信号,配置为分别输出延时后的符合信号至前级加速器和后级加速器的冲击磁铁(Kicker)电源控制器。通过该时钟同步,两同步加速器的周长可以为任意比例,并且注入堆积次数可以大于周长比,获得更高的流强增益。

技术研发人员:杨建成;申国栋;夏佳文;倪发福;王彦瑜;许哲;殷达钰;高大庆;上官靖斌;盛丽娜;丛岩
受保护的技术使用者:中国科学院近代物理研究所
技术研发日:2018.02.05
技术公布日:2018.05.18
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1