用于SerDes的基于小数N分频PLL的时钟恢复的制作方法

数字通信通过具有一个或多个指定通信信道(例如，载波波长或频带)的中间通信介质(例如，光纤电缆或绝缘铜线)在发送设备与接收设备之间发生。每个发送设备通常以固定的码元速率传输码元，而每个接收设备检测可能损坏的码元序列并且试图重构被传输的数据。

“码元”是被称为“码元间隔”的持续了固定时间段的信道的状态或有效状态。码元可以是例如电压或电流电平、光学功率水平、相位值或者特定频率或波长。从一个信道状态到另一个信道状态的变化被称为码元转变。每个码元可以表示(即，编码)一个或多个二进制数据位。可替代地，数据可以由码元转变或由两个或更多个码元的序列来表示。最简单的数字通信链路每个符号只使用一个比特；二进制“0”由一个码元(例如，第一范围内的电压或电流信号)来表示，而二进制“1”由另一码元(例如，第二范围内的电压或电流信号)来表示。

信道非理想性产生分散，所述分散可以使每个码元扰乱其邻近码元，造成码间干扰(isi)。随着码元速率增大，isi可能使得接收设备难以判定在每个间隔(尤其是在这种isi与加性噪声组合时)发送哪些码元。

公开的文献公开了许多均衡和解调技术，即使在存在isi的情况下也能从变差的接收信号中恢复数字数据。这种技术的关键部分是确定正确的采样定时，因为采样定时直接影响离散采样的信噪比。用于检测和追踪最佳采样时间的策略在简单性和性能之间存在不同程度的折衷，但是随着采样率增加到数十千兆赫范围，基于硅的cmos电路实现接近设备设计极限并且不能为现有时钟恢复解决方案提供足够的性能。

技术实现要素：

因此，本文公开了说明性的数字通信接收器和适于在其中使用的说明性的基于小数n分频锁相环的时钟恢复方法。说明性时钟恢复方法和接收器的性能显著降低了对任何所包括的相位插值器中的非线性的敏感度。

在公开的实施例中，集成的接收器电路包括：小数n分频锁相环、相位插值器、采样元件、相位检测器、相位控制滤波器和频率控制滤波器。小数n分频锁相环提供了至少部分基于频率控制信号的时钟信号。相位插值器向时钟信号施加可控制的相移以提供采样信号。采样元件根据采样信号，通过采样模拟接收信号，来产生数字接收信号。相位检测器估计采样信号相对于模拟接收信号的定时误差。相位控制滤波器从估计的定时误差导出提供给相位插值器的相位控制信号，并且该相位控制信号操作以最小化估计的定时误差的相位分量。频率控制滤波器以最小化所估计的定时误差的频率偏移分量的方式从估计的定时误差导出频率控制信号。

时钟恢复方法的说明性示例可以以集成的接收器电路实现，包括：(a)接收模拟接收信号；(b)用采样元件采样模拟接收信号以获得数字接收信号；(c)通过使用相位检测器估计采样信号相对于模拟接收信号的定时误差；(d)用相位控制滤波器对所估计的定时误差进行滤波以提供相位控制信号；(e)用频率控制滤波器对所估计的定时误差进行滤波以提供频率控制信号；(f)通过使用小数n分频锁相环以生成具有由频率控制信号控制的频率的时钟信号；(g)用相位插值器产生采样信号，该相位插值器基于相位控制信号调整时钟信号的相位；以及(h)向采样元件提供采样信号。

前述实施例中的每一个可以单独或组合地实现，并且可以以任何合适的组合来用以下特征中的任何一个或多个来实现：(1)解调器，从数字接收信号中提取发送的码元流。(2)接口模块，对发送的码元流执行纠错解码。(3)相位检测器，从数字接收信号导出估计的定时误差。(4)相位检测器，通过比较采样的信号和模拟接收信号导出估计的定时误差。(5)小数n分频锁相环包括：(a)多模分频器，将时钟信号转换成分频时钟信号；(b)相位频率检测器，估计分频时钟信号相对于参考时钟信号的相位误差；(c)环滤波器，从估计的相位误差导出滤波的信号；以及(d)压控振荡器，将滤波的信号转换为所述时钟信号。(6)小数n分频锁相环包括将频率控制信号转换成用于多模分频器的模数选择器信号的δ-σ调制器。(7)频率控制滤波器包括集成元件。(8)相位控制滤波器包括集成元件。(9)模拟接收信号表示通过耦合到接收器电路的光纤接收的光信号强度。

值得注意的是，各种压控振荡器不必被锁相到共享精度振荡器或以别的方式在它们的操作中具备任何相互依赖。在这样的多信道接收器中与解耦的电感器一起使用独立时钟恢复可以特别适于在解调由计算机或通信网络中的给定光纤携带的多个信道时使用。

附图说明

在附图中：

图1示出了说明性计算机网络。

图2是说明性收发器的功能框图。

图3是说明性数字通信接收器的功能框图。

图4是具有小数n分频锁相环的说明性数字通信接收器的功能框图。

然而，应理解，附图和详细说明中所给出的特定实施例不限制本公开。相反，它们为普通技术人员提供用于辨别包含在所附权利要求书的范围内的替代形式、等效物和修改的基础。

具体实施方式

所公开的装置和方法在其进行操作的较大环境的上下文中进行最佳理解。因此，图1示出了说明性通信网络100，所述说明性通信网络具有将在终端节点110至122(所述终端节点表示移动设备、便携式计算机、工作站、服务器、网络附接存储系统以及其他这种通信源和目的地)之间引导和中继通信信号的节点102、104、106(表示交换机、路由器、基站、网关以及其他形式的通信设备)互连的通信链路108。通信网络100可以是或者包括例如互联网、广域网或局域网。

通信链路108可以是具有各自承载相应信道上的多个已调制光信号的光纤束的光纤电缆。许多光纤电缆具有多个光纤束，其中，每个光纤承载多个信道。在对信息信号进行这种紧密封包的情况下，高度集成的通信收发器对与通信设备进行高效的对接是有利的。期望将针对多个发射器模块和多个接收器模块的集成电路组合到共享的单片半导体衬底(比如硅片的被分割的管芯)上。在这样的环境中，单个参考振荡器可以在多个发射机模块和/或多个接收器模块之间共享。

图2示出了耦合至终端节点203中的说明性收发器202的一个这种光纤200。(束中的每个光纤可以耦合至终端节点中的不同收发器。)光连接器204将光纤200耦合至光环行器206。环行器206将输入光信号转发至将不同信道分开并为每个检测器210提供一个信道的信道分路器208。多个检测器210各自将光信号中的一个光信号转换成电气接收信号。集成的多信道接收器212对电气接收信号进行操作以提取相应的数字数据流。接口模块214缓冲数字数据流，并根据标准i/o总线协议，将数字数据流转换为对于终端节点的内部总线216的通信合适的格式。在一些实施例中，由接口模块执行的转换包括误差校正和有效载荷提取。

接口模块214还从接口总线216处接受数字数据以用于传输。在至少一些实施例中，接口模块214用适当的报头和帧结束标记来将数据包封化(packetize)，可选地添加误差校正编码层和/或校验和。多信道发射器222从接口模块214接受传输数据流并且将数字信号转换成用于发射极220的模拟电气驱动信号，使所述发射极生成耦合至信道耦合器218的光学信号。信道耦合器218将所述光学信号作为组合的光学信号提供给环行器206，所述环行器将其作为输出信号转发给光纤200。

可以以非常高的码元率执行光信号调制，迫使接收器以相应高的采样速率数字化电接收信号，而不牺牲维持足够的信噪比所需的定时精度。对于传导信道上的电信号和无线信道上的电磁信号，相同的观察结果也适用-调制可以以极高的码元速率执行，迫使接收器也以相应的高采样速率工作，同时保持足够的定时精度以保持信噪比。

通常用于这种高码元速率系统的是一对称为串行器/解串器块的功能块。串行器块将并行数据流转换为(高码元率)串行数据流以通过串行信道传输，而解串器块将从串行信道接收的(高码元率)串行数据流转换为并行数据流。这些转换块通常由通用术语“serdes”表示。串行器块耦合到或可以并入信道专用发射器，而解串器块耦合到信道专用接收器或并入信道专用接收器。

在大多数serdes应用中，高速串行数据流在没有伴随时钟信号的情况下发送，因此接收器直接从串行数据流中导出时钟信号。图3示出了由说明性接收器实现的一种“时钟和数据恢复”技术，该接收器可以被耦合到或并入到解串器块中。多信道接收器212将包括针对由检测器210提供的每个电接收信号302的单独的接收模块。

如图3所示，每个接收模块包括模拟-数字转换器304，,模拟-数字转换器304在对应于采样信号305中的转变的采样时间采样模拟接收信号302，从而将数字接收信号提供到解调器306。解调器306使用例如匹配的滤波器、决策反馈均衡器、最大可能序列估算器或任何其他合适的解调技术来应用均衡化和码元检测。可以将所产生的已解调码元308流提供给接口模块214。

为了导出用于采样的合适的时钟信号，接收模块使用相位检测器310，其将模拟接收信号中的转变与采样信号305中的转变进行比较。任何合适的设计可以用于相位检测器310，包括例如产生估计的定时误差信号的bang-bang或比例相位检测器。定时环路滤波器312对估计的定时误差信号进行滤波以获得用于相位插值器320的定时控制信号。在图3的实施例中，定时环路滤波器312是具有求和器314的二阶比例积分(pi)滤波器，其沿着第一路径接收定时误差信号的比例(即通过常数系数kp缩放)分量，并且沿着第二路径接收定时误差信号的积分(即，通过常数系数k1缩放并由积分器316积分)分量。将接收到的分量相加并提供给第二积分器318，第二积分器318对该和进行积分以将定时控制信号提供给相位插值器320。

相位插值器320还接收来自锁相环(pll)322的时钟信号。定时控制信号通过以最小化定时误差的期望值的方式调整时钟信号的相位来使相位插值器320产生采样信号。换言之，定时控制信号补偿时钟信号相对于模拟数据信号的频率偏移和相位误差，由此使采样时钟与模拟接收信号中的数据码元相位对齐。

由pll322产生的时钟信号是来自参考振荡器324的参考时钟信号的倍频形式。压控振荡器(vco)326将时钟信号提供给相位插值器320和计数器328两者，计数器328将时钟信号的频率除以恒定模数n。计数器将分频时钟信号提供给相位频率检测器(pfd)330。pfd330可以使用电荷泵(cp)作为确定哪个输入(即，分频时钟信号或参考时钟信号)具有比另一个更早或更频繁的转变的部分。低通滤波器332对pfd330的输出进行滤波以向vco326提供控制电压。选择滤波器系数以使分频后的时钟与参考振荡器相位对齐。

应注意，对于至少一些预期的用途，接收器使用的参考时钟通常会相对于发射器使用的参考时钟漂移，并且可能相差数百ppm。在图3的实施例中，pll时钟信号输出与模拟数据信号之间的所得频率偏移将需要通过相位插值器320进行连续相位旋转来校正。这个操作模式对由组件310,312和320形成的环路的线性提出了严格的要求，并且该线性必须在相位插值器320的整个调谐范围上延伸，因为在连续旋转期间插值器将重复循环通过每个相位插值。

图4提供了体现了替代的时钟和数据恢复技术的接收模块。图4的接收器模块保留了模拟-数字转换器304，用于采样模拟接收信号302并且将数字接收信号提供到解调器306。如前所述，相位检测器310将模拟接收信号中的转变与采样信号405中的转变进行比较，但是由定时环路滤波器312提供的组合相位/频率反馈改为由单独的相位控制和频率控制路径提供以分别校正这些效应。

相位控制滤波器412对定时误差估算进行操作以用于为相位插值器420提供使采样信号与模拟接收信号中的数据之间的任何相位误差最小化的相位控制信号。

频率控制滤波器413分别对定时误差估算进行操作以产生频率控制信号。代替图3的锁相环322，小数n分频锁相环422将来自参考振荡器324的参考时钟信号转换为提供给相位插值器420的时钟信号。频率控制信号调整时钟信号相对于模拟接收信号中的数据的频率偏移，显著降低从相位插值器420所需的相位旋转速率。

图3&4的比较示出锁相环322和小数n分频锁相环422两者都使用pfd/cp330(将分频时钟信号与参考时钟进行比较)，低通滤波器332(对误差进行滤波以降低噪声)和压控振荡器326(提供输出时钟信号)。取决于在计数周期的最终(或在替代实施例中，在计数周期的开始或计数周期期间的任何点)是否断言模量选择信号，小数n分频锁相环422使用除以n或n+1的多模除法器428而不是将输出时钟信号与固定模数除法器328分开。δ-σ调制器(dsm)429将频率控制信号转换成模数选择信号的脉冲。脉冲密度控制分频器实现的n和n+1之间的分数值，使得能够非常精确地控制提供给插值器420的时钟频率。

所示的相位控制滤波器412是对所估计的定时误差的缩放版本进行积分的一阶积分滤波器。相似地，所示的频率控制滤波器413是对所估计的定时误差的缩放版本进行积分的一阶积分滤波器，尽管具有不同的缩放常数。可以替代地使用提供低通滤波器响应的其他递归或移动平均滤波器实现。为了稳定性，频率控制滤波器413可以具有比相位控制滤波器412的脉冲响应或时间常数长八倍或更多倍的脉冲响应或时间常数。

图4的实施例采用反馈路径来对来自vco326的时钟信号进行频率控制，从而使时钟信号与模拟接收信号数据之间的频率偏移最小化。频率控制反馈路径与用于相位插值器420的相位控制的反馈路径分离，很大程度上消除了对插值相位的连续旋转的需要。实际上，一旦实现锁相，相位插值的变化率就接近零。即使相位和频率匹配性能相对于现有设计有所提高，相位控制环组件的线性要求也可以被放宽。

对本领域技术人员来说，一旦完全了解以上公开内容，则众多其替代形式、等效物和修改方案将变得显而易见。旨在将权利要求书解释为涵盖包含在所附权利要求书的范围内的所有这些替代形式、等效物和修改方案。