GOA电路的制作方法

本发明涉及显示技术领域，尤其涉及一种goa电路。

背景技术：

液晶显示器(liquidcrystaldisplay，lcd)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。如：液晶电视、移动电话、个人数字助理(pda)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。

现有市场上的液晶显示器大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlightmodule)。液晶显示面板的工作原理是在薄膜晶体管阵列基板(thinfilmtransistorarraysubstrate，tftarraysubstrate)与彩色滤光片基板(colorfilter，cf)之间灌入液晶分子，并在两片基板上施加驱动电压来控制液晶分子的旋转方向，以将背光模组的光线折射出来产生画面。

主动式液晶显示器中，每个像素电性连接一个薄膜晶体管(tft)，薄膜晶体管的栅极(gate)连接至水平扫描线，源极(source)连接至垂直方向的数据线，漏极(drain)则连接至像素电极。在水平扫描线上施加足够的电压，会使得电性连接至该条水平扫描线上的所有tft打开，从而数据线上的信号电压能够写入像素，控制不同液晶的透光度进而达到控制色彩与亮度的效果。目前主动式液晶显示面板水平扫描线的驱动主要由外接的集成电路板(integratedcircuit，ic)来完成，外接的ic可以控制各级水平扫描线的逐级充电和放电。

而goa技术(gatedriveronarray)即阵列基板行驱动技术，是可以运用液晶显示面板的阵列制程将栅极驱动电路制作在tft阵列基板上，实现对栅极逐行扫描的驱动方式。goa技术能减少外接ic的焊接(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。

如图1所示，为现有的一种goa电路的电路图，该goa电路包括多级goa单元，每一级goa单元均包括上拉控制模块100’、输出模块200’、下拉模块300’、和下拉维持模块400’，设n为正整数，除了第一至第四级goa单元以及倒数第四级至最后一级goa单元外，在第n级goa单元中：所述上拉控制模块100’包括第十一薄膜晶体管t11’，所述第十一薄膜晶体管t11’的栅极接入上四级第n-4级goa单元的级传信号st(n-4)’，源极接入高电位信号vdd，漏极电性连接第一节点q(n)’；所述输出模块200’包括第二十一薄膜晶体管t21’、第二十二薄膜晶体管t22’、及第一电容c1’，所述第二十一薄膜晶体管t21’的栅极电性连接第一节点q(n)’，源极接入时钟信号ck’，漏极输出扫描信号g(n)’，所述第二十二薄膜晶体管t22’的栅极电性连接第一节点q(n)’，源极接入时钟信号ck’，漏极输出级传信号st(n)’，第一电容c1’一端电性连接第一节点q(n)’，另一端电性连接第二十一薄膜晶体管t21’的漏极；所述下拉模块300’包括第四十一薄膜晶体管t41’，所述第四十一薄膜晶体管t41’的栅极电性连接下四级第n+4级goa电路的输出端g(n+4)’，源极接入低电位信号vss，漏极电性连接第一节点q(n)’；所述下拉维持模块400’包括第三十二薄膜晶体管t32’、第四十二薄膜晶体管t42’、第五十一薄膜晶体管t51’、及第五十二薄膜晶体管t52’，所述第三十二薄膜晶体管t32’的栅极电性连接第二节点p(n)’，源极接入低电位信号vss，漏极电性连接第一电容c1’的另一端，所述第四十二薄膜晶体管t42’的栅极接入第二节点p(n)’，源极接入低电位信号vss，漏极电性连接第一节点q(n)’，所述第五十一薄膜晶体管t51’的栅极及源极均接入控制信号lc’，漏极电性连接第二节点p(n)’，所述第五十二薄膜晶体管t52’的栅极接入第一节点q(n)’，源极接入低电位信号vss，漏极电性连接第二节点p(n)’。该goa电路的工作过程如下：当第n-4级goa单元的级传信号st(n-4)’为高电位时，第十一薄膜晶体管t11’打开使高电位信号vdd写入第一节点q(n)’，控制第二十一薄膜晶体管t21’及第二十二薄膜晶体管t22’分别输出与时钟信号ck’对应的扫描信号g(n)’及级传信号st(n)’，之后，当第n+4级goa单元的扫描信号g(n+4)’为高电位时，第四十一薄膜晶体管t41’打开将第一节点q(n)’拉低至低电平信号vss的电位，使第五十二薄膜晶体管t52’关闭，控制信号lc’使第三十二、第四十二薄膜晶体管t32’、t42’导通，将扫描信号g(n)’及第一节点q(n)’的电位维持在低电位信号vss的电位，但当第n+4级goa单元的扫描信号g(n+4)’由高电位变为低电位时，其低电位与低电位信号vss的电位是一致的，也即此时第四十一薄膜晶体管t41’的栅源极电压差vgs为0，然而在现有常采用非晶硅薄膜晶体管制作goa电路的情况下，栅源极电压差为0并不是薄膜晶体管漏电最小的点，这会使第四十一薄膜晶体管t41’产生漏电，影响第一节点q(n)’的电位，为提升goa电路的性能，目前的方法是设置两个电位不同的低电位信号来使薄膜晶体管的栅源极为负电压使薄膜晶体管的漏电更小，但使用此方法需要增设信号线，会增加扇出走线(layout)空间，不利于实现窄边框，同时也会增加信号数量，增加产品成本。

技术实现要素：

本发明的目的在于提供一种goa电路，能够有效降低下拉模块中薄膜晶体管的漏电流，避免漏电流对第一节点的电位产生影响，提高电路的稳定性，且无需增加额外的信号线，有利于降低产品成本并实现窄边框。

为实现上述目的，本发明提供一种goa电路，包括：多级goa单元，每一级goa单元均包括：上拉控制模块、输出模块、下拉模块、和下拉维持模块；

设n为正整数，除第一级至第四级goa单元和倒数第四级至最后一级goa单元外，在第n级goa单元中：

所述上拉控制模块接入上四级第n-4级goa单元的级传信号和高电位信号，并电性连接第一节点，用于根据第n-4级goa单元的级传信号上拉第一节点的电位至高电位信号；所述输出模块接入时钟信号并电性连接第一节点，用于在第一节点的电位控制下输出扫描信号和级传信号；所述下拉模块包括第四十一薄膜晶体管，所述第四十一薄膜晶体管的栅极接入下四级第n+4级goa单元的扫描信号，源极接入电路启动信号，漏极电性连接第一节点；所述下拉维持模块接入扫描信号以及低电位信号，并电性连接第一节点，用于在下拉模块下拉第一节点的电位后将扫描信号和第一节点的电位维持在低电位信号的电位；

所述电路启动信号为一脉冲信号，且该电路启动信号的低电位小于或等于0且大于低电位信号的电位。

所述时钟信号包括：依次输出的第一时钟信号、第二时钟信号、第三时钟信号、第四时钟信号、第五时钟信号、第六时钟信号、第七时钟信号、及第八时钟信号，设x为非负整数，第1+8x级goa单元、第2+8x级goa单元、第3+8x级goa单元、第4+8x级goa单元、第5+8x级goa单元、第6+8x级goa单元、第7+8x级goa单元、第8+8x级goa单元中接入的时钟信号分别为第一时钟信号、第二时钟信号、第三时钟信号、第四时钟信号、第五时钟信号、第六时钟信号、第七时钟信号、第八时钟信号；

相邻输出的两个时钟信号的上升沿之间的时间间隔为时钟信号一个周期的八分之一，所述时钟信号的占空比为0.4；

所述电路启动信号的高电位的时长等于时钟信号一个周期的四分之三；

所述电路启动信号的上升沿早于第一时钟信号的上升沿，且两者之间的时间间隔为时钟信号一个周期的四分之一。

所述电路启动信号的低电位与低电位信号的电位的差值为1.5-2.5v。

所述电路启动信号的低电位为-4v，低电位信号的电位为-6v。

除第一级至第四级goa单元外，在第n级goa单元中：所述上拉控制模块包括第十一薄膜晶体管；所述第十一薄膜晶体管的栅极接入上四级第n-4级goa单元的级传信号，源极接入高电位信号，漏极电性连接第一节点。

所述输出模块包括第二十一薄膜晶体管、第二十二薄膜晶体管、及第一电容；所述第二十一薄膜晶体管的栅极电性连接第一节点，源极接入时钟信号，漏极输出扫描信号；所述第二十二薄膜晶体管的栅极电性连接第一节点，源极接入时钟信号，漏极输出级传信号；所述第一电容的一端电性连接第一节点，另一端电性连接第二十一薄膜晶体管的漏极。

所述下拉维持模块包括第三十二薄膜晶体管、第四十二薄膜晶体管、第五十一薄膜晶体管、及第五十二薄膜晶体管；所述第三十二薄膜晶体管的栅极电性连接第二节点，源极接入低电位信号，漏极电性连接第二十一薄膜晶体管的漏极；所述第四十二薄膜晶体管的栅极电性连接第二节点，源极接入低电位信号，漏极电性连接第一节点；所述第五十一薄膜晶体管的栅极及源极均接入控制信号，漏极电性连接第二节点；所述第五十二薄膜晶体管的栅极电性连接第一节点，源极接入低电位信号，漏极电性连接第二节点。

所述控制信号在goa电路工作时保持高电位。

在第一级至第四级goa单元中：所述上拉控制模块包括第十一薄膜晶体管；所述第十一薄膜晶体管的栅极接入电路启动信号，源极接入高电位信号，漏极电性连接第一节点。

在倒数第四级至最后一级goa单元中：所述下拉模块包括第四十一薄膜晶体管，所述第四十一薄膜晶体管的栅极接入电路启动信号，源极接入低电位信号，漏极电性连接第一节点。

本发明的有益效果：本发明提供的一种goa电路，包括多级goa单元，每一级goa单元均包括上拉控制模块、输出模块、下拉模块、和下拉维持模块；在第n级goa单元中：下拉模块中的第四十一薄膜晶体管的栅极接入第n+4级goa单元的扫描信号，源极接入电路启动信号，漏极电性连接第一节点，且电路启动信号的低电位小于或等于0且大于低电位信号的电位，使当第n+4级goa单元的扫描信号由高电位变为低电位信号的电位后，第四十一薄膜晶体管的栅源极电压差为负值，能够有效降低第四十一薄膜晶体管的漏电流，避免漏电流对第一节点的电位产生影响，提高电路的稳定性，且无需增加额外的信号线，有利于降低产品成本并实现窄边框。

附图说明

为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

附图中，

图1为现有的一种goa电路的电路图；

图2为本发明的goa电路的电路图；

图3为本发明的goa电路中第一级至第四级goa单元的电路图；

图4为本发明的goa电路中倒数第四级至最后一级goa单元的电路图；

图5为本发明的goa电路的工作时序图。

具体实施方式

为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

请参阅图2，本发明提供一种goa电路，包括：多级goa单元，每一级goa单元均包括：上拉控制模块100、输出模块200、下拉模块300、和下拉维持模块400；

设n为正整数，除第一级至第四级goa单元和倒数第四级至最后一级goa单元外，在第n级goa单元中：

所述上拉控制模块100接入上四级第n-4级goa单元的级传信号st(n-4)和高电位信号vdd，并电性连接第一节点q(n)，用于根据第n-4级goa单元的级传信号st(n-4)上拉第一节点q(n)的电位至高电位信号vdd。

具体地，所述上拉控制模块100包括第十一薄膜晶体管t11；所述第十一薄膜晶体管t11的栅极接入上四级第n-4级goa单元的级传信号st(n-4)，源极接入高电位信号vdd，漏极电性连接第一节点q(n)。

所述输出模块200接入时钟信号ck并电性连接第一节点q(n)，用于在第一节点q(n)的电位控制下输出扫描信号g(n)和级传信号st(n)。

具体地，所述输出模块200包括第二十一薄膜晶体管t21、第二十二薄膜晶体管t22、及第一电容c1；所述第二十一薄膜晶体管t21的栅极电性连接第一节点q(n)，源极接入时钟信号ck，漏极输出扫描信号g(n)；所述第二十二薄膜晶体管t22的栅极电性连接第一节点q(n)，源极接入时钟信号ck，漏极输出级传信号st(n)；所述第一电容c1的一端电性连接第一节点q(n)，另一端电性连接第二十一薄膜晶体管t21的漏极。

所述下拉模块300包括第四十一薄膜晶体管t41，所述第四十一薄膜晶体管t41的栅极接入下四级第n+4级goa单元的扫描信号g(n+4)，源极接入电路启动信号stv，漏极电性连接第一节点q(n)；所述电路启动信号stv为一脉冲信号，且该电路启动信号stv的低电位小于或等于0且大于低电位信号vss的电位，进而，所述下拉模块300用于根据第n+4级goa单元的扫描信号g(n+4)下拉第一节点q(n)的电位至电路启动信号stv的低电位。

具体地，所述电路启动信号stv的低电位与低电位信号vss的电位的差值为1.5-2.5v。

优选地，所述电路启动信号stv的低电位为-4v，低电位信号vss的电位为-6v。

所述下拉维持模块400接入扫描信号g(n)以及低电位信号vss，并电性连接第一节点q(n)，用于在下拉模块300下拉第一节点q(n)的电位后将扫描信号g(n)和第一节点q(n)的电位维持在低电位信号vss的电位。

具体地，所述下拉维持模块400包括第三十二薄膜晶体管t32、第四十二薄膜晶体管t42、第五十一薄膜晶体管t51、及第五十二薄膜晶体管t52；所述第三十二薄膜晶体管t32的栅极电性连接第二节点p(n)，源极接入低电位信号vss，漏极电性连接第二十一薄膜晶体管t21的漏极；所述第四十二薄膜晶体管t42的栅极电性连接第二节点p(n)，源极接入低电位信号vss，漏极电性连接第一节点q(n)；所述第五十一薄膜晶体管t51的栅极及源极均接入控制信号lc，漏极电性连接第二节点p(n)；所述第五十二薄膜晶体管t52的栅极电性连接第一节点q(n)，源极接入低电位信号vss，漏极电性连接第二节点p(n)。

进一步地，所述控制信号lc在goa电路工作时保持高电位。

具体地，请参阅图5，所述时钟信号ck包括：依次输出的第一时钟信号ck1、第二时钟信号ck2、第三时钟信号ck3、第四时钟信号ck4、第五时钟信号ck5、第六时钟信号ck6、第七时钟信号ck7、及第八时钟信号ck8，设x为非负整数，第1+8x级goa单元、第2+8x级goa单元、第3+8x级goa单元、第4+8x级goa单元、第5+8x级goa单元、第6+8x级goa单元、第7+8x级goa单元、第8+8x级goa单元中接入的时钟信号ck分别为第一时钟信号ck1、第二时钟信号ck2、第三时钟信号ck3、第四时钟信号ck4、第五时钟信号ck5、第六时钟信号ck6、第七时钟信号ck7、第八时钟信号ck8；相邻输出的两个时钟信号ck的上升沿之间的时间间隔为时钟信号ck一个周期的八分之一，所述时钟信号ck的占空比为0.4；所述电路启动信号stv的高电位的时长等于时钟信号ck一个周期的四分之三；所述电路启动信号stv的上升沿早于第一时钟信号ck1的上升沿，且两者之间的时间间隔为时钟信号ck一个周期的四分之一。

特别地，请参阅图3，在第一级至第四级goa单元中：所述上拉控制模块100包括第十一薄膜晶体管t11；所述第十一薄膜晶体管t11的栅极接入电路启动信号stv，源极接入高电位信号vdd，漏极电性连接第一节点q(n)；请参阅图4，在倒数第四级至最后一级goa单元中：所述下拉模块300包括第四十一薄膜晶体管t41，所述第四十一薄膜晶体管t41的栅极接入电路启动信号stv，源极接入低电位信号vss，漏极电性连接第一节点q(n)。

结合图2至图5，本发明的goa电路的工作过程为：首先电路启动信号stv提供高电位，第一级至第四级goa单元中的第十一薄膜晶体管t11均打开，第一级至第四级goa单元中的第一节点的电位上升至高电位，第一级至第四级goa单元中的第二十一薄膜晶体管t21和第二十二薄膜晶体管t22均打开，接着第一时钟信号ck1输出高电位，第一级goa单元输出扫描信号和级传信号，接着第二时钟信号ck2输出高电位，第二级goa单元输出扫描信号和级传信号，接着第三时钟信号ck3输出高电位，第三级goa单元输出扫描信号和级传信号，接着第四时钟信号ck4输出高电位，第四级goa单元输出扫描信号和级传信号，所述第一级goa单元、第二级goa单元、第三级goa单元、第四级goa单元的级传信号分别传递给第五级goa单元、第六级goa单元、第七级goa单元、第八级goa单元的上拉控制模块100，接收到相应的级传信号后，所述第五级goa单元、第六级goa单元、第七级goa单元、第八级goa单元的第十一薄膜晶体管t11依次打开，第五时钟信号ck5、第六时钟信号ck6、第七时钟信号ck7、第八时钟信号ck8依次开始提供高电位，所述第五级goa单元、第六级goa单元、第七级goa单元、第八级goa单元分别在第五时钟信号ck5、第六时钟信号ck6、第七时钟信号ck7、第八时钟信号ck8的高电位期间输出扫描信号和级传信号，第一级goa单元、第二级goa单元、第三级goa单元、第四级goa单元的下拉模块300先后分别接收到第五级goa单元、第六级goa单元、第七级goa单元、第八级goa单元的扫描信号，相应先后下拉第一级goa单元、第二级goa单元、第三级goa单元、第四级goa单元的第一节点至低电位信号vss的电位，而后下拉维持模块400将第一节点和扫描信号维持在低电位信号vss的电位，依次类推，直至倒数第四级goa单元、倒数第三级goa单元、倒数第二级goa单元、最后一级goa单元依次输出扫描信号和级传信号，而后电路启动信号stv再次提供高电位至倒数第四级goa单元、倒数第三级goa单元、倒数第二级goa单元、最后一级goa单元的下拉模块300，将倒数第四级goa单元、倒数第三级goa单元、倒数第二级goa单元、最后一级goa单元的第一节点下拉至低电位信号vss的电位，而后下拉维持模块400将第一节点和扫描信号维持在低电位信号vss的电位。

需要说明的是，在除倒数第四级至最后一级的goa单元外的第n级goa单元中，当第n+4级goa单元的扫描信号g(n+4)经第n+4级goa单元的下拉维持模块400维持在低电位信号vss的电位后，该第n级goa单元的下拉模块300的第四十一薄膜晶体管t41的栅极的电位为低电位信号vss的电位，而此时第四十一薄膜晶体管t41的源极的电位为电路启动信号stv的低电位，由于设置了电路启动信号stv的低电位大于低电位信号vss的电位，使此时第四十一薄膜晶体管t41的栅源极电压差vgs为负值，能够有效降低第四十一薄膜晶体管t41的漏电流，避免漏电流对第一节点q(n)的电位产生影响，提高电路的稳定性，且电路启动信号stv是现有的goa电路中已有的信号，无需增加额外的信号线，有利于降低产品成本并实现窄边框。

综上所述，本发明的goa电路，包括多级goa单元，每一级goa单元均包括上拉控制模块、输出模块、下拉模块、和下拉维持模块；在第n级goa单元中，下拉模块中的第四十一薄膜晶体管的栅极接入第n+4级goa单元的扫描信号，源极接入电路启动信号，漏极电性连接第一节点，且电路启动信号的低电位小于或等于0且大于低电位信号的电位，使当第n+4级goa单元的扫描信号由高电位变为低电位信号的电位后，第四十一薄膜晶体管的栅源极电压差为负值，能够有效降低第四十一薄膜晶体管的漏电流，避免漏电流对第一节点的电位产生影响，提高电路的稳定性，且无需增加额外的信号线，有利于降低产品成本并实现窄边框。

以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。