一种削角电压产生电路及液晶显示装置的制作方法

本发明涉及液晶显示技术领域，尤其涉及一种削角电压产生电路、液晶显示装置。

背景技术：

随着显示技术的迅速发展，出现了液晶显示(Liquid Crystal Display，LCD)技术，且其被广泛应用各种领域，如手机、电脑、及其他各种有显示需求的设备、仪器。

以薄膜晶体管(Thin Film Transistor，TFT)液晶显示装置为例，其包括液晶显示面板和驱动电路，其中，液晶显示面板包括阵列基板、与阵列基板相对设置的彩膜基板、及位于阵列基板与彩膜基板之间的液晶，阵列基板上设置有配线区，其用于接收驱动电路输出的驱动信号，彩膜基板上设置有公共电极区，且彩膜基板与阵列基板之间通过封框胶密封液晶。阵列基板上的配线区包括多条栅极线与多条数据线，且相邻的两条栅极线与相邻的两条数据线交叉形成一个像素单元，每个像素单元包括至少一个TFT。每个像素分别由依次排列的R(红色)、G(绿色)、B(蓝色)三个子像素构成。驱动电路包括：栅极驱动器和源极驱动器。液晶显示面板与驱动电路的基本工作原理为：栅极驱动器通过向栅极线送出栅极驱动信号，依序将每一行的TFT打开，然后由源极驱动器通过数据线同时将一整行的像素单元充电到各自所需的电压，以改变液晶的状态，从而显示不同的灰阶。

图1为现有的2点极性反转方式的双栅线型像素阵列的结构示意图。图2为现有的双栅线型像素阵列2点极性反转方式的结构示意图。图3a为如图2所示的双栅线型像素阵列的驱动原理图。图3b为如图2所示的双栅线型像素阵列的第一数据线D1及第一数据线D2上的电压波形图。以下以如图2所示的双栅线型像素阵列为例说明现有的双栅线型像素阵列的驱动方式存在的技术问题。请同时参考图3a及图3b，由于数据线例如第一数据线D1上的数据信号的正负极性变换(例如由正极性变换为负极性，或由负极性变换为正极性时)，第一数据线D1上加载的数据信号会出现信号延迟现象，从而造成对应的子像素充电不足，使得对应的子像素所发出的光的亮度要小于相邻的子像素所发出的光的亮度(例如，第一列子像素发出的光的亮度小于第二列子像素所发出的光的亮度)，因此，现有的双栅线型像素阵列的驱动方式存在因数据信号延迟而造成左右相邻子像素充电不同而出现间隔线的现象。

技术实现要素：

鉴于以上问题，本发明提供一种削角电压产生电路及液晶显示装置，能解决现有的双栅线型像素阵列的驱动方式存在因数据信号延迟而造成左右相邻子像素充电不同而出现画面显示明暗相间的技术问题。

本发明提供的一种所述削角电压产生电路与栅极驱动器的输入端相连，以输出削角电压至所述栅极驱动器，所述削角电压产生电路包括第一开关元件、第一电阻、第二开关元件、第二电阻、第三开关元件、第三电阻、第四开关元件及第一电容；所述第一开关元件的第一控制端接收第一时钟信号，所述第一开关元件的第一通路端与所述栅极驱动器的输入端相连，且所述第一开关元件的第一通路端通过所述第一电容接地，所述第一开关元件的第二通路端接收参考高电压；所述第二开关元件的第二控制端接收直流电压，所述第二开关元件的第三通路端通过所述第一电阻接收所述参考高电压；所述第三开关元件的第三控制端接收第二时钟信号，所述第三开关元件的第五通路端通过所述第二电阻与所述第二开关元件的第三通路端相连，所述第三开关元件的第六通路端接地；所述第四开关元件的第四控制端与所述第二开关元件的第四通路端相连，所述第四开关元件的第七通路端与所述第一开关元件的第一通路端相连，所述第四开关元件的第八通路端通过所述第三电阻接地；其中，所述直流电压的电压值大于所述参考高电压的电压值，所述第一开关元件关闭时，所述第三开关元件及所述第四开关元件打开，所述第一电容通过所述第三电阻放电，使得此时的所述削角电压的电压值小于所述参考高电压的电压值。

在本实施方式中，所述第一开关元件与所述第四开关元件均为PMOS管，所述第二开关元件与所述第三开关元件均为NMOS管。

在本实施方式中，所述栅极驱动器用于输出栅极驱动信号至1+2点反转方式的双栅线型像素阵列，所述第一开关元件关闭时，所述栅极驱动器输出第n级栅极驱动信号，以使得第n行的像素单元进行充电，所述第一开关元件关闭的时间小于或等于第n行的像素单元充电的时间，n为奇数。

在本实施方式中，所述栅极驱动器用于输出栅极驱动信号至1+2点反转方式的双栅线型像素阵列，所述第一开关元件关闭时，所述栅极驱动器输出第n级栅极驱动信号，以使得第N行的像素单元进行充电，N为整数；

其中，所述第二时钟信号在奇数行的像素单元进行充电时的电压值大于在偶数行的像素单元进行充电时的电压值，以使得削角电压在奇数行的像素单元进行充电时的电压值小于在偶数行的像素单元进行充电时的电压值。

在本实施方式中，所述栅极驱动器用于输出栅极驱动信号至2点反转方式的双栅线型像素阵列，所述第一开关元件关闭时，所述栅极驱动器输出第n级栅极驱动信号，以使得第n+1行的像素单元进行充电，所述第一开关元件关闭的时间小于或等于第n+1行的像素单元充电的时间，n为奇数。

在另一实施方式中，所述削角电压产生电路还包括第五开关元件，所述第五开关元件的第五控制端接收第三时钟信号，所述第五开关元件的第九通路端与所述第三开关元件的第五通路端相连，所述第五开关元件的第十通路端接地。

在本实施方式中，所述第一开关元件与所述第四开关元件均为PMOS管，所述第二开关元件、所述第三开关元件及所述第五开关元件均为NMOS管。

本发明还提供一种液晶显示装置，所述液晶显示装置包括上述的削角电压产生电路。

在本实施方式中，所述液晶显示装置还包括栅极驱动器，所述栅极驱动器用于输出栅极驱动信号。

本发明的本发明的削角电压产生电路及液晶显示装置，通过控制开关元件的状态控制输出的削角电压的电压值，从而控制栅极驱动器输出至相邻列子像素中的其中一子像素的栅极驱动信号的电压值，以调整相邻列子像素中的其中一列子像素的充电电流，从而消除相邻列子像素间出现的亮条纹，提高显示品质。

附图说明

图1为现有的2点极性反转方式的双栅线型像素阵列的结构示意图。

图2为现有的双栅线型像素阵列2点极性反转方式的结构示意图。

图3a为如图2所示的双栅线型像素阵列的驱动原理图。

图3b为如图2所示的双栅线型像素阵列的第一数据线D1及第一数据线D2上的电压波形图。

图4为本发明第一实施例的削角电压产生电路的电路结构示意图。

图5为本发明一实施例的如图4所示的削角电压产生电路的电路波形示意图。

图6为如图5所示的削角电压的放大示意图。

图7为本发明第二实施例的削角电压产生电路的电路结构示意图。

图8为本发明一实施例的如图7所示的削角电压产生电路的电路波形示意图。

图9为如图8所示的削角电压的放大示意图。

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的削角电压产生电路、液晶显示装置其具体实施方式、方法、步骤、结构、特征及功效，详细说明如下。

有关本发明的前述及其他技术内容、特点与功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚的呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。

本文中应用了具体个例对本发明的栅极削角电压产生电路、液晶显示装置及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制。

图4为本发明第一实施例的削角电压产生电路的电路结构示意图。图5为本发明一实施例的如图4所示的削角电压产生电路的电路波形示意图。图6为如图5所示的削角电压的放大示意图。请同时参考图4、图5及图6，削角电压产生电路10与栅极驱动器20的输入端相连，以输出削角电压Vgh至栅极驱动器20。

在本实施方式中，削角电压产生电路10包括第一开关元件M1、第一电阻R1、第二开关元件M2、第二电阻R2、第三开关元件M3、第三电阻R3、第四开关元件M4及第一电容C1。

具体地，第一开关元件M1的第一控制端接收第一时钟信号V1，第一开关元件M1的第一通路端与栅极驱动器20的输入端相连，且第一开关元件M1的第一通路端通过第一电容C1接地，第一开关元件M1的第二通路端接收参考高电压VGH。第二开关元件M2的第二控制端接收直流电压V2，第二开关元件M2的第三通路端通过第一电阻R1接收参考高电压VGH。第三开关元件M3的第三控制端接收第二时钟信号V3，第三开关元件M3的第五通路端通过第二电阻R2与第二开关元件M2的第三通路端相连，第三开关元件M3的第六通路端接地。第四开关元件M4的第四控制端与第二开关元件M2的第四通路端相连，第四开关元件M4的第七通路端与第一开关元件M1的第一通路端相连，第四开关元件M4的第八通路端通过第三电阻R3接地。其中，直流电压V2的电压值大于参考高电压VGH的电压值。

在本实施方式中，第一开关元件M1与第四开关元件M4均为PMOS管，第二开关元件M2与第三开关元件M3均为NMOS管。具体地，第一开关元件M1的第一控制端、第二开关元件M2的第二控制端、第三开关元件M3的第三控制端及第四开关元件M4的第四控制端均为栅极，第一开关元件M1的第一通路端、第二开关元件M2的第三通路端、第三开关元件M3的第五通路端及第四开关元件M4的第八通路端均为漏极，且第一开关元件M1的第二通路端、第二开关元件M2的第四通路端、第三开关元件M3的第六通路端及第四开关元件M4的第七通路端均为源极。

在其它实施方式中，例如第一开关元件M1、第二开关元件M2及第四开关元件M4也可以均为NMOS管，第三开关元件M3为PMOS管，但本发明并不以此为限。此外，第一开关元件M1、第二开关元件M2、第三开关元件M3、第四开关元件M4中的至少其中之一也可以为其它类型的晶体管例如三极管等等。

以下以第一开关元件M1与第四开关元件M4均为PMOS管，第二开关元件M2与第三开关元件M3均为NMOS管说明本实施例的削角电压产生电路的工作原理：

在初始阶段，第一时钟信号V1为低电平，因此第一开关元件M1打开(也就是说，第一开关元件M1的第一通路端与第一开关元件M1的第二通路端导通)。由于直流电压V2的电压值大于参考高电压VGH的电压值，因此，第二开关元件M2始终处于打开状态。此外，由于此处第二时钟信号V3为低电平，因此，第三开关元件M3关闭(也就是说，第三开关元件M3的第五通路端及第三开关元件M3的第六通路端不导通)。故，参考高电压VGH通过导通的第一开关元件M1对第一电容C1进行充电，此时，削角电压产生电路10输出的削角电压Vgh的电压值约等于参考高电压VGH的值。

在削角阶段，第一时钟信号V1由低电平变为高电平，因此第一开关元件M1关闭，且由于第二时钟信号V3由低电平变为高电平，因此，第三开关元件M3打开，这样使得第四开关元件M4也打开，第一电容C1通过导通的第四开关元件M4及第三电阻R3放电，此时削角电压产生电路10输出的削角电压Vgh小于参考高电压VGH的值，且通过控制第二时钟信号V3的电压值可以控制流经第二电阻R2的电流，因此可以控制第四开关元件M4的第四控制端的电压大小，从而控制输出的削角电压Vgh的电压值，例如如图5所示，在第二时钟信号V3的电压值为第一电压值V31时，削角电压Vgh的电压值为Vgh1，在第二时钟信号V3的电压值为第二电压值V32时，削角电压Vgh的电压值为Vgh2，其中，V32＞V31，Vgh2＜Vgh1＜VGH。因此，本发明在第一开关元件M1关闭时，第三开关元件M3及第四开关元件M4打开，第一电容C1通过第三电阻R3放电，使得此时的削角电压Vgh的电压值小于参考高电压VGH的电压值。

在本实施方式中，栅极驱动器20用于输出栅极驱动信号至1+2点反转方式的双栅线型像素阵列，且第一开关元件M1关闭时，栅极驱动器20输出第n行的栅极驱动信号，以使得第n行的像素单元进行充电，n为奇数。具体地，当栅极驱动器20用于输出栅极驱动信号至1+2点反转方式的双栅线型像素阵列时，由于每条数据线上加载的数据信号在正负极性变换时会出现信号延迟现象，所以每条数据线上对应的奇数行栅极线对应的子像素的亮度大于偶数行栅极线对应的子像素的亮度，因此，当第一开关元件M1关闭时，由于能使得第一电容C1通过第三电阻R3放电，这样使得此时的削角电压Vgh的电压值小于参考高电压VGH的电压值即实现削角，从而使得每条数据线对应的奇数行栅极线输出的栅极驱动信号的电压值小于偶数行栅极线输出的栅极驱动信号的电压值，因此，使得每条数据线上对应的奇数行栅极线对应的子像素的充电电流小于偶数行栅极线对应的子像素的充电电流，进而能消除相邻列子像素间出现的间隔线，提高显示品质。

在本实施方式中，栅极驱动器20用于输出栅极驱动信号至1+2点反转方式的双栅线型像素阵列时，削角电压Vgh削角的时间t可以等于第n行像素单元充电的时间，也可以小于第n行像素单元充电的时间，n为奇数。

在本实施方式中，栅极驱动器20用于输出栅极驱动信号至1+2点反转方式的双栅线型像素阵列时，可以仅仅在栅极驱动器20输出奇数行的栅极驱动信号以使得奇数行的像素单元进行充电时，才使得第一电容C1通过第三电阻R3放电，这样使得此时的削角电压Vgh的电压值小于参考高电压VGH的电压值即实现削角。

在其它实施方式中，栅极驱动器20用于输出栅极驱动信号至1+2点反转方式的双栅线型像素阵列时，也可以在栅极驱动器20输出奇数行的栅极驱动信号和输出偶数行的栅极驱动信号，以使奇数行的像素单元和偶数行的像素单元进行充电时，均使得第一开关元件M1关闭，从而使得第一电容C1通过第三电阻R3放电即均对削角电压Vgh进行削角，而通过控制第二时钟信号V3的电压值在奇数行的像素单元进行充电时的电压值大于在偶数行的像素单元进行充电时的电压值，以使得削角电压Vgh在奇数行的像素单元进行充电时的电压值小于在偶数行的像素单元进行充电时的电压值。具体地，例如如图5所示，通过控制第二时钟信号V3的电压值在奇数行的像素单元进行充电时的电压值为V32，在偶数行的像素单元进行充电时的电压值为V31，使得在栅极驱动器20输出奇数行的栅极驱动信号以对奇数行的像素单元进行充电时将削角电压Vgh的电压值调整为Vgh2，而在栅极驱动器20输出偶数行的栅极驱动信号以对偶数行的像素单元进行充电时，将削角电压Vgh的电压值调整为Vgh1，其中，V32＞V31，Vgh2＜Vgh1＜VGH，从而使得每条数据线上对应的奇数行栅极线对应的子像素的充电电流小于偶数行栅极线对应的子像素的充电电流，进而能消除相邻列子像素间出现的间隔线，提高显示品质。其中，第一开关元件M1关闭的时间即削角的时间可以但不限于与奇数行的像素单元和偶数行的像素单元充电的时间均相等，也可以小于奇数行的像素单元充电的时间和/或偶数行的像素单元充电的时间。

在本实施方式中，栅极驱动器20用于输出栅极驱动信号至2点反转方式的双栅线型像素阵列时，第一开关元件M1关闭时，栅极驱动器20输出偶数行的栅极驱动信号，以使得第n+1行的像素单元进行充电，第一开关元件M1关闭的时间小于或等于第n+1行的像素单元充电的时间，n为奇数，其消除相邻列子像素间出现的间隔线的原理与1+2点反转方式的双栅线型像素阵列的原理相似，在此不再赘述。

在其它实施方式中，栅极驱动器20用于输出栅极驱动信号至2点反转方式的双栅线型像素阵列时，也可以在栅极驱动器20输出奇数行的栅极驱动信号和输出偶数行的栅极驱动信号，以使奇数行的像素单元和偶数行的像素单元进行充电时，均使得第一开关元件M1关闭，从而使得第一电容C1通过第三电阻R3放电，而通过控制第二时钟信号V3的电压值在偶数行的像素单元进行充电时的电压值大于在奇数行的像素单元进行充电时的电压值，以使得削角电压Vgh在偶数行的像素单元进行充电时的电压值小于在奇数行的像素单元进行充电时的电压值，从而使得每条数据线上对应的偶数行栅极线对应的子像素的充电电流小于奇数行栅极线对应的子像素的充电电流，进而能消除相邻列子像素间出现的间隔线，提高显示品质。

图7为本发明第二实施例的削角电压产生电路的电路结构示意图。图8为本发明一实施例的如图7所示的削角电压产生电路的电路波形示意图。图9为如图8所示的削角电压的放大示意图。本实施例的削角电压产生电路11与第一实施例的削角电压产生电路的结构基本相同，不同之处在于，削角电压产生电路还包括第五开关元件M5。第五开关元件M5的第五控制端接收第三时钟信号V4，第五开关元件M5的第九通路端与第三开关元件M3的第五通路端相连，第五开关元件M5的第十通路端接地。

在本实施方式中，第五开关元件M5可以为NMOS管，但本发明并不以此为限。

以下以第一开关元件M1与第四开关元件M4均为PMOS管，第二开关元件M2、第三开关元件M3、第五开关元件M5为NMOS管，说明本实施例的削角电压产生电路的工作原理：

在初始阶段，第一时钟信号V1为低电平，因此第一开关元件M1打开(也就是说，第一开关元件M1的第一通短端与第一开关元件M1的第二通路端导通)。由于直流电压V2的电压值大于参考高电压VGH的电压值，因此，第二开关元件M2始终处于打开状态。此外，由于此处第二时钟信号V3及第二时钟信号V4均为低电平，因此，第三开关元件M3、第四开关元件M4均关闭。故，参考高电压VGH通过导通的第一开关元件M1对第一电容C1进行充电，此时，削角电压产生电路10输出的削角电压Vgh的电压值约等于参考高电压VGH的值。

在削角阶段，第一时钟信号V1由低电平变为高电平，因此第一开关元件M1关闭，且当第二时钟信号V3由低电平变为高电平时且电压值为Vgh，第三开关元件M3打开，这样使得第四开关元件M4也打开，第一电容C1通过导通的第四开关元件M4及第三电阻R3放电，此时削角电压产生电路10输出的削角电压Vgh小于参考高电压VGH的值，且通过控制第二时钟信号V3的电压值可以控制流经第二电阻R2的电流，因此可以控制第四开关元件M4的第四控制端的电压大小，从而控制输出的削角电压Vgh的电压值，例如如图8所示，控制第二时钟信号V3为高电平时的电压值从而控制输出的削角电压Vgh的电压值为Vgh1；当第三时钟信号V4由低电平变为高电平时，第五开关元件M5打开，这样使得第四开关元件M4也打开，第一电容C1通过导通的第四开关元件M4及第三电阻R3放电，此时削角电压产生电路10输出的削角电压Vgh小于参考高电压VGH的值，且通过控制第三时钟信号V4的电压值可以控制流经第二电阻R2的电流，因此可以控制第四开关元件M4的第四控制端的电压大小，从而控制输出的削角电压Vgh的电压值，例如如图8所示，控制第三时钟信号V4为高电平时的电压值大于第二时钟信号V3为高电平时的电压值，使得此时输出的削角电压Vgh的电压值为Vgh2，其中，Vgh2＜Vgh1。

由于本实施例可以通过分别控制第二时钟信号V3及第三时钟信号V4的电压值控制输出的削角电压Vgh的电压值，这样使得本实施例的削角电压产生电路输出多种削角电压，能适应多种例如2点反转方式或1+2点反转方式的双栅线型像素阵列，以消除相邻列子像素间出现的间隔线，灵活性高。

本发明还提供一种使用上述的削角电压产生电路的液晶显示装置。

发明的削角电压产生电路及液晶显示装置，通过控制开关元件的状态控制输出的削角电压的电压值，以调整相邻列子像素中的其中一列子像素的充电电流，从而消除相邻列子像素间出现的间隔线，提高显示品质。