像素驱动电路、像素驱动方法和液晶显示装置与流程

技术特征：

1.一种像素驱动电路，其特征在于，包括：多列数据线(23)、多行扫描线(25)、多列辅助线(24)、阵列排布的多个像素单元(30)、公共电极线(26)及多个控制单元(40)；

每一像素单元(30)均包括第一子像素(31)和第二子像素(32)；每一扫描线(25)对应与一行像素单元(30)中的第一子像素(31)及第二子像素(32)连接；每一列像素单元(30)的第一子像素(31)对应连接一条数据线(25)，每一列像素单元(30)的第二子像素(32)对应连接一条辅助线(24)；每一控制单元(40)均接入第一控制信号(Ctl1)、第二控制信号(Ctl2)并电性连接公共电极线(26)，且对应与连接一列像素单元(30)的辅助线(24)及数据线(25)连接；

所述公共电极线(26)用于接入公共电压；

所述控制单元(40)用于受第一控制信号(Ctl1)、第二控制信号(Ctl2)的控制，将对应的数据线(23)与对应的辅助线(24)断开且将对应的辅助线(24)与公共电极线(26)连接，或将对应的数据线(23)与对应的辅助线(24)连接且将对应的辅助线(24)与公共电极线(26)断开；

所述第一子像素(31)为单畴结构，所述第二子像素(32)具有畴方向与所述第一子像素(31)不同的畴。

2.如权利要求1所述的像素驱动电路，其特征在于，所述第一子像素(31)包括第一薄膜晶体管(T1)及第一像素电极(311)；所述第一薄膜晶体管(T1)的栅极电性连接对应的扫描线(25)，源极电性连接对应的数据线(23)，漏极电性连接第一像素电极(311)；所述第二子像素(32)包括第二薄膜晶体管(T2)及第二像素电极(321)；所述第二薄膜晶体管(T2)的栅极电性连接对应的扫描线(25)，源极电性连接对应的辅助线(24)，漏极电性连接第二像素电极(321)；

所述第一像素电极(311)为单畴结构，所述第二像素电极(321)具有畴方向与第一像素电极(311)不同的畴。

3.如权利要求1所述的像素驱动电路，其特征在于，所述控制单元(40)包括第三薄膜晶体管(T3)和第四薄膜晶体管(T4)；所述第三薄膜晶体管(T3)的栅极接入第一控制信号(Crl1)，源极电性连接对应的数据线(25)，漏极电性连接对应的辅助线(24)；所述第四薄膜晶体管(T4)的栅极接入第二控制信号(Crl2)，源极电性连接公共电极线(26)，漏极电性连接对应的辅助线(24)。

4.如权利要求3所述的像素驱动电路，其特征在于，所述第三薄膜晶体管(T3)及第四薄膜晶体管(T4)均为P型薄膜晶体管及N型薄膜晶体管中的同一种，第一控制信号(Crl1)及第二控制信号(Crl2)的电位相反。

5.如权利要求1所述的像素驱动电路，其特征在于，所述第二子像素(32)为多畴结构；或者，所述第二子像素(32)为畴方向与第一子像素(31)不同的单畴结构。

6.如权利要求1所述的像素驱动电路，其特征在于，还包括栅极驱动器(22)和源极驱动器(21)，多条数据线(23)连接至源极驱动器(21)，多条扫描线(25)连接至栅极驱动器(22)。

7.一种像素驱动方法，应用于如权利要求1-6任一项所述的像素驱动电路，其特征在于，包括：

所述控制单元(40)受第一控制信号(Ctl1)、第二控制信号(Ctl2)的控制，将对应的数据线(23)与对应的辅助线(24)断开且将对应的辅助线(24)与公共电极线(26)连接；

所述控制单元(40)受第一控制信号(Ctl1)、第二控制信号(Ctl2)的控制，将对应的数据线(23)与对应的辅助线(24)连接且将对应的辅助线(24)与公共电极线(26)断开。

8.一种液晶显示装置，其特征在于，包括如权利要求1-6任一项所述的像素驱动电路。