局控制信号Gas，源极电性连接于第二恒压电位，漏极电性连接于第二节点P(N);以及第十二薄膜晶体管T12，所述第十二薄膜晶体管T12的栅极与源极均电性连接于全局控制信号Gas，漏极电性连接于输出端G(N)；
[0061]所述级传下拉单元800包括:第十薄膜晶体管T10，所述第十薄膜晶体管TlO的栅极电性连接于第二节点P(N)，源极电性连接于第二恒压电位，漏极电性连接于级传端ST(N);
[0062]所述级传单元900包括:第九薄膜晶体管T9，所述第九薄膜晶体管T9的栅极电性连接于第一节点Q(N)，源极电性连接于第M条时钟信号CK(M)，漏极电性连接于级传端ST(N);
[0063]所述全局控制辅助单元1000包括:第十三薄膜晶体管T13，所述第十三薄膜晶体管T13的栅极电性连接于输出端G(N)，源极电性连接于第十四薄膜晶体管T14的漏极，漏极电性连接于级传端ST(N);以及第十四薄膜晶体管T14，所述第十四薄膜晶体管T14的栅极电性连接于全局控制信号Gas，源极电性连接于第二恒压电位。
[0064]可选的，请参阅图3并结合图4，在本发明的第一实施例中:各个薄膜晶体管均为N型低温多晶硅半导体薄膜晶体管;所述第一恒压电位为恒压高电位VGH，第二恒压电位为恒压低电位VGL;所述全局控制信号Gas提供高电位时，所有GOA单元的输出端同时输出高电位，同时所有GOA单元的级传端同时输出低电位。本发明的第一实施例包括四条提供高电位脉冲的时钟信号:第一、第二、第三、及第四条时钟信号CK(1)、CK(2)、CK(3)、CK(4);当所述第M条时钟信号CK(M)为第三条时钟信号CK(3)时，第M+2条时钟信号CK(M+2)为第一条时钟信号CK(I);当所述第M条时钟信号CK(M)为第四条时钟信号CK(4)时，第M+2条时钟信号CK(M+2)为第二条时钟信号CK(2)。所述第一、第二、第三、及第四条时钟信号CK(1)、CK(2)、CK
(3)、CK(4)的脉冲周期相同，所述第一条时钟信号CK(I)的第一个脉冲信号首先产生，所述第一时钟信号CK(I)的第一个脉冲信号结束的同时所述第二条时钟信号CK(2)的第一个脉冲信号产生，所述第二条时钟信号CK(2)的第一个脉冲信号结束的同时所述第三条时钟信号CK(3)的第一个脉冲信号产生，所述第三条时钟信号CK(3)的第一个脉冲信号结束的同时所述第四条时钟信号CK(4)的第一个脉冲信号产生，所述第四条时钟信号CK(4)的第一个脉冲信号结束的同时所述第一条时钟信号CK(I)的第二个脉冲信号产生。
[0065]可选的，请参阅图7，在本发明的第二实施例中，各个薄膜晶体管均为P型低温多晶硅半导体薄膜晶体管;所述第一恒压电位为恒压低电位VGL，第二恒压电位为恒压高电位VGH;所述全局控制信号Gas提供低电位时，所有GOA单元的输出端同时输出低电位，同时所有GOA单元的级传端同时输出高电位。本发明的第二实施例包括四条提供低电位脉冲信号的时钟信号:第一、第二、第三、及第四条时钟信号CK(1)、CK(2)、CK(3)、CK(4);当所述第M条时钟信号CK(M)为第三条时钟信号CK(3)时，第M+2条时钟信号CK(M+2)为第一条时钟信号CK(I);当所述第M条时钟信号CK(M)为第四条时钟信号CK(4)时，第M+2条时钟信号CK(M+2)为第二条时钟信号CK(2)。所述第一、第二、第三、及第四条时钟信号CK(1)、CK(2)、CK(3)、CK
(4)的脉冲周期相同，所述第一条时钟信号CK(I)的第一个脉冲信号首先产生，所述第一时钟信号CK(I)的第一个脉冲信号结束的同时所述第二条时钟信号CK(2)的第一个脉冲信号产生，所述第二条时钟信号CK(2)的第一个脉冲信号结束的同时所述第三条时钟信号CK(3)的第一个脉冲信号产生，所述第三条时钟信号CK(3)的第一个脉冲信号结束的同时所述第四条时钟信号CK(4)的第一个脉冲信号产生，所述第四条时钟信号CK(4)的第一个脉冲信号结束的同时所述第一条时钟信号CK(I)的第二个脉冲信号产生。
[0066]特别地，请参阅图5和图6、或图8和图9，在本发明的GOA电路的第一级GOA单元中，所述第一薄膜晶体管Tl的源极电性连接于电路的起始信号STV，第一薄膜晶体管Tl的栅极电性连接于第三条时钟信号CK(3)，第三薄膜晶体管T3的源极电性连接于第一条时钟信号CK(l)；第二级GOA单元中，所述第一薄膜晶体管TI的源极电性连接于电路的起始信号STV，第一薄膜晶体管Tl的栅极电性连接于第四条时钟信号CK(4)，第三薄膜晶体管T3的源极电性连接于第二条时钟信号CK(2)。
[0067]具体地，请参阅图3并结合图4，本发明的GOA电路采用隔行扫描的方式进行扫描，第一级GOA单元产生的级传信号传递给第三级GOA单元，第二级GOA单元产生的级传信号传递给第四级GOA单元，第三级GOA单元产生的级传信号传递给第五级GOA单元，第四级GOA单元产生的级传信号传递给第六级GOA单元，依次类推。下面以本发明的第一实施例为例，说明本发明的GOA电路的工作过程:
[0068]首先，全局控制信号Gas提供高电位，所有GOA单元的第十一、第十二、及第十四薄膜晶体管Tll、T12、T14均打开，所有GOA单元中的第十二薄膜晶体管T12使得输出端G(N)输出的扫描驱动信号为全局控制信号Gas提供的高电位，第十一薄膜晶体管Tll下拉第二节点P(N)至恒压低电位VGL，同时，受输出端G(N)控制的第十三薄膜晶体Τ13打开，与第十四薄膜晶体Τ14共同作用下拉级传端ST(N)至恒压低电位VGL，各级GOA单元的级传端ST(N)输出的级传信号均为低电位；
[0069]随后，全局控制信号Gas提供低电位，所有GOA单元的输出端G(N)受第一电容Cl的作用保持高电位，级传端ST(N)仍为低电位；
[0070]接下来，第一条时钟信号CK(I)提供高电位，第一级GOA单元的级传端ST(I)保持低电位，在第三级GOA单元中:第一薄膜晶体管Tl和第八薄膜晶体管Τ8打开，第一节点Q(3)为低电位，第二节点P(3)充电至高电位，第五薄膜晶体管T5打开，第三薄膜晶体管T3关闭，输出端G(3)放电至恒压低电位VGL;
[0071]然后，第三条时钟信号CK(3)和电路的起始信号STV提供高电位，在第一级GOA单元中:第一薄膜晶体管Tl打开，第一级GOA单元的第一节点Q(I)充电至高电位，第八薄膜晶体管T8打开，第二节点P(I)充电至高电位，第五薄膜晶体管T5打开，拉低输出端G(I)至恒压低电位VGL;在第三级GOA单元中:第一节点Q(3)保持低电位，第三薄膜晶体管T3关闭，输出端G
(3)保持低电位，不会产生冗余脉冲；
[0072]紧接着，第三条时钟信号CK(3)与电路的起始信号STV提供低电位，第一级GOA单元中的第一薄膜晶体管Tl关闭，第四薄膜晶体管T4受第三节点K(I)(电位与第一节点Q(I)相同)控制打开，拉低第二节点Pd)为低电位；
[0073]再然后，第一条时钟信号CK(I)再次提供高电位，在第一级GOA单元中:第三、和第九薄膜晶体管T3、T9受第一节点Q( I)的控制打开，级传端ST( I)和输出端G( I)均输出第一条时钟信号CK(I)提供的高电位作为级传信号和扫描驱动信号的高电位，第一节点Q(I)受第一电容Cl的作用抬升至更高电位;在第三级GOA单元中:第一薄膜晶体管Tl打开，第一节点Q
(3)保持充电至高电位，第二节点P(3)保持高电位，输出端G(3)保持低电位；
[0074]最后，第三条时钟信号CK(3)再次提供高电位，在第一级GOA单元中，第一和第八薄膜晶体管T8打开，第二节点P(I)被充电至高电位，第一节点Q(I)降低为低电位，受第二节点控制的第五和第十薄膜晶体管T5、T10打开，分别拉低输出端G(I)和级传端ST(I)的电位至恒压低电位VGL，作为扫描驱动信号和级传信号的低电位;在第三级GOA单元中，第三和第九薄膜晶体管T3、T9受第一节点Q( 3)的控制打开，级传端ST (3)和输出端G (3)输出第三条时钟信号CK(3)提供的高电位作为级传信号和扫描驱动信号的高电位，第一节点Q(3)受第一电容Cl的作用抬升至更高电位。
[0075]依次类推。
[0076]上述GOA电路在整个工作过程中不产生冗余脉冲，GOA电路正常进行扫描驱动，提升了液晶显示装置的工作稳定性。。
[0077]图7所示的第二实施例与上述