6，电源转换芯片U4使用Maxium公司的AMSl117，电源转换芯片U5、U6使用TI公司的TPS5430，电源转换芯片U7使用TI公司的LM337，电平转换芯片U24使用TI 公司的 MAX3243E。
[0013]本发明与【背景技术】相比具有的有益效果是:本发明能够进一步扩大海洋浮游生物群落信息检测的范围，能够将浮游生物的粒径谱通过图表的方式直观地显示出来，极大地提高海洋浮游生物粒径等参数的采集效率。
[0014]【附图说明】:
图1是本发明的整体电路示意图。
[0015]图2是本发明的主控电路示意图。
[0016]图3是本发明的BOOT引导电路示意图。
[0017]图4是本发明的网络数据传输电路示意图。
[0018]图5是本发明的光电二极管和模拟开关电路示意图。
[0019]图6是本发明的信号调理电路示意图。
[0020]图7是本发明的A/D采样电路示意图。
[0021]图8是本发明的电源电路示意图。
[0022]图9是本发明的TF存储卡电路示意图。
[0023]图10是本发明的串口通信电路示意图。
[0024]图11是本发明的USB电路示意图。
【具体实施方式】
[0025]本实施例包括主控电路I，网络数据传输电路2，传感器电路3，电源电路4，数据存储电路5，调试和固件升级接口电路6。
[0026]如图1所示电源电路4给主控电路I提供5V电源，给传感器电路3提供5V、3.3V、-3.3V电源，给网络数据传输电路2提供3.3V电源，给数据存储电路5提供3.3V电源，给调试和固件升级接口电路6提供5V、3.3V电源。传感器电路3在主控电路I的控制下，将光线信息进行采集处理，所得电压信号传回主控电路I进行处理，主控电路I通过网络物理层芯片U3，将整合处理后的数据传输到的上位机软件，上位机软件将所得的数据具体化成图表并显示出来；如果网络中断的话，主控电路I将经过整合处理后的数据存入本地TF存储卡中，等待网络连接重新建立，再重传数据。调试和固件升级电路6中包括两个串口和一个USB接口，两个串口作为调试接口和预留外部串行接口传感器，而USB接口则是作为系统的固件升级的接口使用。
[0027]如图2、3所示，主控电路I包括主控核心板U1、拨码开关S2、电阻R43、R44、R45、R46、R47、R48、R49、R50、R51、R52、R53、R54。其中主控核心板Ul采用广东创龙电子科技有限公司的SOM-TL138核心板，其CPU为TI公司的OMAPL138。
[0028]如图2所示主控核心板Ul的A35脚、A38脚、A44脚、A49脚、B46脚、C9脚、C14脚、C16 脚、C19 脚、C34 脚、C36 脚、C48 脚、C50 脚、D15 脚、D31 脚、D44 脚、D49 脚、D50 脚接地，主控核心版Ul的B49脚、C43脚、C45脚、C47脚、C49脚作为整个核心板的供电输入端接入5V电源。
[0029]如图3所示拨码开关S2与电阻组成了主控核心板的BOOT引导电路，3.3V电源分别与电阻R43、电阻R44、电阻R45、电阻R46的一端相连，电阻R46、R43、R44、R45的另一端分别接拨码开关的I脚、2脚、3脚、4脚。主控核心板Ul的D16脚与BOOTO相连，Β00Τ0与电阻R47的一端相连，电阻R47的另一端接地。主控核心板Ul的D14脚与B00T1相连，B00T1与拨码开关S2的I脚相连；主控核心板Ul的D12脚与B00T2相连，B00T2与拨码开关S2的2脚相连；主控核心板Ul的DlO脚与B00T3相连，B00T3与拨码开关S2的3脚相连；主控核心板Ul的D8脚与B00T4相连，B00T4与拨码开关S2的4脚相连；主控核心板Ul的D6脚与B00T5相连，B00T5与电阻R52的一端相连，电阻R52的另一端接地；主控核心板Ul的D4脚与B00T6相连，B00T6与电阻R53的一端相连，电阻R53的另一端接地；主控核心板Ul的D2脚与B00T7相连，B00T7与电阻R54的一端相连，电阻R54的另一端接地；电阻R48、R49、R50、R51的一端分别与拨码开关S2的8脚、7脚、6脚、5脚相连，电阻R48、R49，R48、R49的另一端接地。
[0030]如图4所示网络数据传输电路2包括网络物理层芯片U3、晶振Y1、网口座J1、电?R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11、R12、R13、R14、R15、R16、R17、R18、R19、R20、R21、R22、R23、R24、R25、R26、R27、R28、R29、R30、R31、电容 C7、C8、C9、C10、Cll、C12、C13、C14。其中网络物理层芯片 U3 使用 SMSC (Standard Micro Systems Corporat1n)公司的以太网物理层收发器LAN8710。网络物理层芯片U3的I脚、6脚、12脚、27脚、电容C7的一端与3.3V电源相连，电容C7的另一端接地，网络物理层芯片U3的33脚接地，网络物理层芯片U3的4脚、5脚是其外部时钟输入端，无源晶振Y1、电容C13、C14、电阻R31组成了网络物理层芯片U3的外部时钟电路，给网络物理层芯片U3提供时钟。网络物理层芯片U3的4脚与电阻R31的一端、晶振Yl的I脚、电容C13的一端相连，网络物理层芯片U3的5脚与电阻R31的另一端晶振Yl的3脚电容C14的一端相连，电容C13的另一端、电容C14的另一端、晶振Yl的2脚、4脚接地，网络物理层芯片U3的32脚与电阻R27的一端相连，电阻R27的另一端接地，网络物理层芯片U3的2脚、3脚是网口座的两个LED控制端，28脚、29脚、30脚、31脚是其数据输出管脚，与电容电阻和网口座Jl组成数据输出接口，网络物理层芯片U3的3脚、电阻R6的一端与网口座Jl的12脚相连，网络物理层芯片U3的2脚、电阻R18的一端与网口座Jl的10脚相连，电阻R18的另一端接地。网络物理层芯片U3的30脚、电阻RlO的一端，电容Cll的一端与网口座Jl的6脚相连，电阻RlO的另一端接3.3V电源，电容Cll的另一端接地。网络物理层芯片U3的31脚、电阻R9的一端、电容ClO的一端与网口座Jl的3脚相连，电阻R9的另一端接3.3V电源，电容ClO的另一端接地。网络物理层芯片U3的28脚、电阻R8的一端，电容C9的一端与网口座Jl的2脚相连，电阻R8的另一端接3.3V电源，电容C9的另一端接地。网络物理层芯片U3的29脚、电阻R7的一端，电容C8的一端与网口座Jl的I脚相连，电阻R7的另一端接3.3V电源，电容C8的另一端接地。电阻Rll的一端、电容C12的一端与网口座Jl的4脚、5脚相连，电阻Rll的另一端接3.3V电源，电容C12的另一端接地。电阻R12的一端与网口座Jl的9脚相连，电阻R12的另一端接3.3V电源。电阻R24的一端与网口座Jl的11脚相连，电阻R24的另一端接地。网口座Jl的13脚接地。网络物理层芯片U3的7脚、8脚、9脚、10脚、11脚、13脚、14脚、15脚、18脚、20脚、21脚、22脚、23脚、24脚、25脚、26脚是以太网接口 MII总线定义管脚，主控核心版Ul与网络物理层芯片U3按照MII总线定义的协议连接起来进行传输数据。网络物理层芯片U3的17脚与主控核心板Ul的C37脚相连，网络物理层芯片U3的16脚、电阻R15的一端与主控核心板Ul的C39脚相连，电阻R15的另一端接3.3V电源，网络物理层芯片U3的21脚与主控核心板Ul的Dl脚相连，网络物理层芯片U3的25脚与主控核心板Ul的D9脚相连，网络物理层芯片U3的24脚与主控核心板Ul的Dll脚相连，网络物理层芯片U3的23脚与主控核心板Ul的D13脚相连，网络物理层芯片U3的22脚与主控核心板Ul的D5脚相连，网络物理层芯片U3的20脚与电阻R16的一端相连，电阻R16的另一端与主控核心版Ul的D3脚相连，网络物理层芯片U3的15脚、电阻R17的一端和电阻R14的一端相连，电阻R17的另一端与主控核心版Ul的D7脚相连，电阻R14的另一端接地。网络物理层芯片U3的14脚与电阻R19的一端相连，电阻R19的另一端与主控核心版Ul的C25脚相连，网络物理层芯片U3的8脚、电阻R20的一端和电阻R2的一端相连，电阻R20的另一端与主控核心版Ul的C29脚相连，电阻R2的另一端接3.3V电源。网络物理层芯片U3的9脚、电阻R21的一端和电阻Rl的一端相连，电阻R21的另一端与主控核心版Ul的C31脚相连，电阻Rl的另一端接3.3V电源。网络物理层芯片U3的10脚、电阻R22的一端和电阻R13的一端相连，电阻R22的另一端与主控核心版Ul的C33脚相连，电阻R13的另一端接地。网络物理层芯片U3的11脚、电阻R23的一端和电阻R5的一端相连，电阻R23的另一端与主控核心版Ul的C35脚相连，电阻R5的另一端接地。网络物理层芯片U3的13脚、电阻R25的一端和电阻R4的一端相连，电阻R25的另一端与主控核心版Ul的C23脚相连，电阻R4的另一端接3.3V电源。网络物理层芯片U3的7脚、电阻R26的一端和电阻R3的一端相连，电阻R26的另一端与主控核心版Ul的C21脚相连，电阻R3的另一端接3.3V电源。网络物理层芯片U3的26脚和电阻R28的一端相连，电阻R28的另一端与主控核心版Ul的C27脚相连，网络物理层芯片U3的18脚、电阻R29的一端和电阻R30的一端相连，电阻R29的另一端与3.3V电源相连，电阻R30的另一端接地。
[0031]如图5、6、7所示，传感器电路3包括光电二极管阵列U12、模拟开关U16、U17、U19、U21、U23、运算放大器 U15、U18、U20、U22、同步采样 ADC U14、电阻 R61、R62、R63、R64、R65、R66、R67、R68、R69、R70、R71、电容 C65、C66、C67、C68、C69、C70、C71、C72、C73、C74、C75、C76。光电二极管阵列U12使用日本滨松公司的S4111-35Q光电二极管阵列，模拟开关使用北京圣邦微电子股份有限公司的SGM4782，运算放大器U15、U18使用TI公司的OPA656，运算放大器U20、U22使用TI公司的OPA355，同步采样ADC U14使用Analog Devices公司的AD7606。
[0032]如图5所示光电二极管阵列U12的I脚、21脚是光电二极管阵列U12的阴极公共端，本发明中给光电二极管一个反向偏置，连接到5V电源，每一个光电二极管的阳极均接上一个模拟开关来减少信号调理电路的数目，从而降低成本。光电二极管阵列U12的2脚与模拟开关U16的5脚相连，光电二极管阵列U12的3脚与模拟开关U16的4脚相连，光电二极管阵列U12的4脚与模拟开关U17的5脚相连，光电二极管阵列U12的5脚与模拟开关U17的4脚相连，光电二极管阵列U12的6脚与模拟开关U19的5脚相连，光电二极管阵列U12的7脚与模拟开关U19的4脚相