r>[0046] 第八步，去除顶面氮化娃，对暴露在外的上娃层深度刻蚀至氧化埋层，形成第一连 接部、第二连接部、弹性梁W及梳齿结构；
[0047] 第九步，对所述绝缘体上外延娃娃片进行高温氧化或化学气相淀积，在暴露在外 的所述上娃层和所述下娃层的表面形成一层二氧化娃层；
[0048] 第十步，通过刻蚀，将所述上娃层的孔内的氧化埋层去除；
[0049] 第十一步，通过深度刻蚀，将形成于所述上娃层的孔进一步刻蚀至一定深度；
[0050] 第十二步，对所述孔进行横向腐蚀，形成凹陷部W及自由的弹性梁；
[0051] 第十Η步，将所述绝缘体上外延娃娃片表面的二氧化娃去除；
[0052] 第十四步，在所述上娃层上淀积金属，并引出电极。
[0053] -种MEMS横向加速度敏感芯片的制造工艺，所述制造工艺包括W下步骤：
[0054] 第一步，通过光刻及深度刻蚀，在绝缘体上外延娃娃片的底面上深度刻蚀出多个 深至氧化埋层的孔，形成第一连接部，第二连接部，弹性梁W及梳齿结构；
[00巧]第二步，通过光刻及深度刻蚀，在娃片的顶面上深度刻蚀出多个凹陷部；
[0056] 第Η步，在所述娃片的顶面及底面上生长或淀积出二氧化娃层；
[0057] 第四步，将所述娃片的顶面和所述绝缘体上外延娃娃片的底面进行键合；
[0058] 第五步，通过光刻及刻蚀，将所述娃片的底面上的部分二氧化娃层去除，露出部分 所述娃片的底面；
[0059] 第六步，在所述娃片的底面上淀积氮化娃；
[0060] 第走步，通过光刻及刻蚀，将所述娃片的底面上的部分氮化娃去除，露出部分所述 娃片的底面；
[0061] 第八步，对暴露在外的所述娃片的底面进行深度刻蚀至一定深度；同时将绝缘体 上外延娃片减薄一定厚度。
[0062] 第九步，通过刻蚀，将所述娃片底面的氮化娃去除；
[0063] 第十步，通过深度刻蚀，对所述娃片的底面再次进行深度刻蚀，直至部分所述底面 被刻蚀至所述二氧化娃层，形成质量块；
[0064] 第十一步，通过刻蚀，将暴露在外的二氧化娃去除；
[0065] 第十二步，通过深度刻蚀和刻蚀，将所述上娃层W及二氧化娃层去除，形成完整的 横向加速度敏感芯片；
[0066] 第十Η步，在所述下娃层顶面上淀积金属，并引出电极。
[0067] 所述深度刻蚀及所述刻蚀的方法为W下方法中的一种或多种方法；干法刻蚀或湿 法刻蚀，所述干法刻蚀包括：娃W及氮化娃的深度反应离子刻蚀及反应离子刻蚀。
[0068] 所述用于腐蚀娃层的腐蚀剂为W下腐蚀剂中的一种或多种的组合；氨氧化钟、四 甲基氨氧化倭、己二胺邻苯二酪腐蚀液或气态的二氣化债。
[0069] 所述用于腐蚀二氧化娃层的腐蚀剂为W下腐蚀剂中的一种或多种的组合；缓冲氨 氣酸、49%氨氣酸或气态的氣化氨。
[0070] 所述用于腐蚀氮化娃层的腐蚀剂为W下腐蚀剂中的一种或多种的组合；热浓磯酸 W及氨氣酸。
[0071] 按照本发明所提供的一种MEMS横向加速度敏感芯片有如下优点；首先，本MEMS横 向加速度敏感芯片将现有的平板式和梳齿式的加速度敏感芯片进行了有机结合。在一个质 量较大的质量块上形成多个凹坑，并在凹坑上方形成用于检测的梳齿结构。本专利一方面 采用了大质量块的设计，保证了本横向加速度敏感芯片对加速度检测的高灵敏度。同时，本 设计将检测部分，即梳齿结构与质量块进行分隔设计，检测部分的压膜阻尼较小，封装时也 无需在真空环境中进行，大大降低了制造成本。其次，在带有本敏感芯片的加速度计中，其 盖板上并不需要设置电极，所W可W采用成本较低的材料来制作盖板，进一步的降低了整 体加速度计的造价，同时，如果需要真空封装，盖板部分的空间也可W用来放置吸气剂，提 高了制造的灵活性。而本敏感芯片可W通过多种制造方法进行制造，包括使用两片娃片、一 片绝缘体上外延娃娃片或者一片绝缘体上外延娃娃片加一片普通娃片等制造方法。制造商 可W根据其检测精度和成本上的要求，自主选择相应的制造方法，本横向加速度敏感芯片 相比起其他加速度敏感芯片也具有更高的制造方法选择自由度。
【附图说明】
[0072] 图1为本发明中横向加速度敏感芯片的结构示意图。
[0073] 图2为本发明中横向加速度敏感芯片的俯视图。
[0074] 图3为本发明中加速度计的结构示意图。
[00巧]图4为本发明中第一种制造方法的第一步、第二步示意图。
[0076]图5为本发明中第一种制造方法的第Η步、第四步示意图。
[0077] 图6为本发明中第一种制造方法的第五步、第六步示意图。
[0078] 图7为本发明中第一种制造方法的第走步、第八步示意图。
[0079] 图8为本发明中第一种制造方法的第九步、第十步示意图。
[0080]图9为本发明中第一种制造方法的第十一步、十二步示意图。
[0081] 图10为本发明中第二种制造方法的第一步、第二步示意图。
[0082] 图11为本发明中第二种制造方法的第Η步、第四步示意图。
[0083] 图12为本发明中第二种制造方法的第五步、第六步示意图。
[0084] 图13为本发明中第二种制造方法的第走步、第八步示意图。
[0085] 图14为本发明中第二种制造方法的第九步、第十步示意图。
[0086] 图15为本发明中第二种制造方法的第十一步、第十二步示意图。
[0087] 图16为本发明中第二种制造方法的第十Η步、第十四步示意图。
[008引图17为本发明中第Η种制造方法的第一步、第二步示意图。
[0089] 图18为本发明中第Η种制造方法的第Η步、第四步示意图。
[0090] 图19为本发明中第Η种制造方法的第五步、第六步示意图。
[0091] 图20为本发明中第Η种制造方法的第走步、第八步示意图。
[0092] 图21为本发明中第Η种制造方法的第九步、第十步示意图。
[0093] 图22为本发明中第Η种制造方法的第十一步、第十二步示意图。
[0094] 图23为本发明中第Η种制造方法的第十Η步、第十四步示意图。
【具体实施方式】
[0095] 下面结合附图对本发明做进一步的详述：
[0096] 参照图1和图2,按照本发明提供的一种MEMS横向加速度敏感芯片，包括：框架1， 设置在所述框架内的质量块2,W及用于连接所述框架1及所述质量块2的弹性梁3,其特 征在于，所述质量块2上形成有第一连接部21W及多个凹陷部22,所述框架1上形成有第 二连接部12。其中，所述第一连接部21位于凹陷部22的上方。所述弹性梁3连接所述第 一连接部21和第二连接部12 ;所述凹陷部22内设置有多组梳齿结构4。
[0097] 参照图2,优选地，所述第一连接部21为工字型，其中包括多根横向齿枢211和一 根用于连接多根横向齿枢211的纵向齿枢212。优选地，弹性梁3为U型的折叠梁。如图2 所示，弹性梁3被设置在四个端角，并分别与第一连接部21中横向齿枢211的末端相连接。 本实施例中的所示的工字型连接部仅为一优选实施例，设计人员也可W根据其具体需求对 横向齿枢211W及纵向齿枢212的数量、位置W及连接方式进行修改，从而产生王字形，干 字形等技术方案。
[009引参照图2,横向齿枢211的两端向外延伸有活动梳齿41，第二连接部12上设置有 与活动梳齿41相间隔设置的固定梳齿42。活动梳齿41和固定梳齿42位于凹陷部22的上 方，因而可W自由的活动。活动梳齿41与固定梳齿42之间在通电之后会形成电容。在检 测加速度的过程中，质量块2会受到加速度的影响，向加速度方向移动。根据公式C=εΑ/ d，即两片平行的导电片之间的电容量等于介电系数乘W正对面积除W垂直间距。当因加速 度产生位移时，活动梳齿41和固定梳齿42之间的间距会产生变化。从而导致活动梳齿41 和固定梳齿42之间的电容的变化。集成电路可W通过电容的变化计算出检测到的加速度。 在一个实施例中，当质量块2位移时，活动梳齿41的侧壁与固定梳齿42侧壁之间的重合投 影面积会产生变化，因而产生电容变化。在另一种实施例中，当质量块2位移时，活动梳齿 41与固定梳齿42之间的间隔距离会产生变化，因而导致电容变化。集成电路通过检测到的 电容变化进一步计算出加速度。
[0099] 参照图1和图3,本横向加速度敏感芯片被分为两层娃层，第一连接部21、第二连 接部12、弹性梁3W及梳齿结构4形成于第一娃层5内，框架1和质量块2形成于第二娃层 6内，第一娃层5和第二娃层6之间还形成有二氧化娃层7。其中，第一娃层5上会淀积有 金属电极，并在工作中通电。而第二娃层6中的框架1只是起到支撑作用，质量块2也只是 用于加大质量，从而增加检测的灵敏度。因此，第二娃层6无需通电，所W在第一娃层5和 第二娃层6之间形成二氧化娃层7来将通电检测部分与其他部分进行隔离。
[0100] 参照图1，本横向加速度敏感芯片将两种类型的加速度敏感芯片进行了有机的结 合，并利用了送两种加速度敏感芯片各自的优点。一方面，本横向加速度敏感芯片中的质量 块2很大，从而加大了检测灵敏度，能够有效地检测到细微的加速度。另一方面，采用梳齿 结构4的检测结构有效地增大了电容面积，同时保持低压膜阻尼，降低了对封装过程的要 求。而且，本发明所采用的是通过梳齿结构4的差分电容来检测加速度，能有效提高检测电 容，同时消除共