技术特征：
1.一种适用于SOC的实时时钟控制系统，其特征在于：包括时钟校准模块(1)、低电压实时时钟产生模块(2)和复位信号产生模块(3)；时钟校准模块(1)产生校准信号并送至低电压实时时钟产生模块(2)，低电压实时时钟产生模块(2)产生低电压信号和实时时钟信号并送至复位信号产生模块(3)，复位信号产生模块(3)产生复位信号。2.根据权利要求1所述的适用于SOC的实时时钟控制系统，其特征在于：所述低电压实时时钟产生模块(2)包括基准电压产生电路(21)、低电压稳压器(22)和实时时钟产生电路(23)；基准电压产生电路(21)在SOC芯片上电后产生基准电压并输出给低电压稳压器(22)，低电压稳压器(22)产生低电压信号，并将低电压信号输出给实时时钟产生电路(23)和复位信号产生模块(3)，实时时钟产生电路(23)产生稳定幅度、稳定频率的实时时钟信号并输出给复位信号产生模块(3)。3.根据权利要求1所述的适用于SOC的实时时钟控制系统，其特征在于：所述复位信号产生模块(3)包括延迟电路(31)和分频电路(32)；低电压信号输入延迟电路(31)，将低电压信号中不稳定的部分滤掉，产生干净的高电平信号，实时时钟信号输入分频电路(32)得到八分频后的实时时钟信号，然后将高电平信号与八分频后的实时时钟信号进行逻辑或运算，产生一个四倍实时时钟周期的复位信号。4.根据权利要求1所述的适用于SOC的实时时钟控制系统，其特征在于：所述实时时钟产生电路(23)包括电流源Iin，电流源Iin的输入端输入电压VDD，电流源Iin的输出端分别连接NMOS管NM1的漏极和NMOS管NM2的栅极，NMOS管NM2的漏极连接电流源Iin的输入端，NMOS管NM2的源极连接电阻R1的一端，NMOS管NM1的栅极分别连接电阻R1的一端和电容C1的一端，NMOS管NM1的源极连接PMOS管PM1的源极，PMOS管PM1的栅极和漏极以及电容C1的另一端均接地，电阻R1的另一端分别连接非门INV1、非门INV2、非门INV3、非门INV4、非门INV5、非门INV6、非门INV7和非门INV8各自的电源端，非门INV1的输出端连接非门INV2的输入端，非门INV2的输出端连接非门INV3的输入端，非门INV3的输出端连接非门INV4的输入端，非门INV4的输出端连接阵列电容电路CA的第一端，阵列电容电路CA的第二端连接非门INV5的输入端，阵列电容电路CA的控制信号输入端输入校准信号，非门INV5的输出端连接非门INV6的输入端，非门INV6的输出端连接非门INV7的输入端，非门INV7的输出端连接非门INV8的输入端，非门INV8的输出端连接非门INV1的输入端，非门INV1的输出端还连接电阻R2的一端，电阻R2的另一端连接阵列电容电路CA的第二端，且电阻R2的另一端还连接电平转换器LS的输入端，电平转换器LS的低工作电压输入端连接电阻R1的一端，电平转换器LS的高工作电压输入端输入低电压稳压器(22)产生的低电压信号，电平转换器LS的输出端输出整形后的实时时钟信号。5.根据权利要求2所述的适用于SOC的实时时钟控制系统，其特征在于：所述低电压稳压器(22)包括PMOS管PM2和NMOS管NM3，两者采用差分结构。6.根据权利要求3所述的适用于SOC的实时时钟控制系统，其特征在于：所述延迟电路(31)包括电压转换单元(311)和RC延迟单元(312)，低电压信号输入电压转换单元(311)后输出给RC延迟单元(312)。7.根据权利要求3所述的适用于SOC的实时时钟控制系统，其特征在于：所述分频电路(32)包括三个上升沿D触发器。