本发明涉及一种存储器重读方法，且特别是涉及一种用于可复写式非易失性存储器模块的存储器重读方法及使用此方法的存储器控制电路单元与存储器存储装置。
背景技术：
：：数码相机、手机与MP3在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器(rewritablenon-volatilememory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，最适于可携式电子产品，例如笔记本电脑。固态硬盘就是一种以快闪存储器模块作为存储媒体的存储器存储装置。因此，近年快闪存储器产业成为电子产业中相当热门的一环。一般来说，快闪存储器模块中的实体程序化单元是由排列在同一条字符线上的数个存储单元所组成。当欲将数据程序化至实体程序化单元时，是通过改变存储单元的阈值电压从而定义存储单元的存储状态而实现存储数据的功能。然而，可能因抹除次数过高造成的存储单元磨耗、久置、读取干扰等不同因素，使快闪存储器模块的存储单元的阈值电压分布偏移，以致于存储单元的存储状态无法被正确地识别。因而，当施加预设阈值电压至字符线来读取存储在实体程序化单元中的数据时，所读取的数据会发生错误二进制位。当从实体程序化单元中所读取的数据发生错误二进制位时，快闪存储器模块的存储器控制电路单元会尝试校正所读取的数据。倘若无法正确地校正所读取的数据，存储器控制电路单元会对欲执行读取操作的实体程序化单元执行重读操作。一般来说，存储器控制电路单元会根据制造商所提供的重读参数来调整预设读取电压以对实体程序化单元执行重读操作来获取新数据。然而，在执行重读操作的过程中，存储器控制电路单元仅能依据固定的优先顺序来选取重读参数。在此情况下，倘若有效的重读参数的优先顺序较低，存储器控制电路单元需先使用大量无效的重读参数来执行重读操作之后，才能选取到有效的重读参数。因而导致耗费相当多时间在执行重读操作。技术实现要素：本发明提供一种存储器重读方法、存储器控制电路单元及存储器存储装置，其可有效缩短重读操作的执行时间。本发明的一范例实施例提供一种存储器重读方法，用于包括多条字符线的可复写式非易失性存储器模块。本方法包括：根据多个重读参数组的多个第一权重设定所述重读参数组的第一排列顺序，其中每一个重读参数组对应一个第一权重。本方法也包括：根据第一读取电压从第一字符线上的第一实体程序化单元中读取第一数据，以及倘若第一数据无法被第一对应错误校正码正确地校正，根据第一排列顺序从所述重读参数组中选取第一调整重读参数组。本方法还包括：根据第一调整重读参数组重新从第一实体程序化单元中读取第一新数据。本方法还包括：倘若第一新数据可被第一对应错误校正码正确地校正，决定第一调整重读参数组为第一可用重读参数组，以及调整第一可用重读参数组的第一权重。在本发明的一范例实施例中，上述的存储器重读方法还包括：倘若第一新数据无法被第一对应错误校正码正确地校正，根据第一排列顺序从所述重读参数组中重新选取第一调整重读参数组。在本发明的一范例实施例中，所述第一调整重读参数组包括至少一读取电压调整值，上述的根据第一调整重读参数组重新从第一实体程序化单元中读取第一新数据的步骤包括：根据第一调整重读参数组的至少一读取电压调整值将第一读取电压调整为新读取电压，以及根据新读取电压重新从第一实体程序化单元中读取第一新数据。在本发明的一范例实施例中，所述第一调整重读参数组包括一读取速度调整值，上述的根据第一调整重读参数组重新从第一实体程序化单元中读取第一新数据的步骤包括：根据第一调整重读参数组的读取速度调整值调整时钟频率，并且根据已调整的时钟频率从第一实体程序化单元读取第一新数据。在本发明的一范例实施例中，上述的调整第一可用重读参数组的第一权重的步骤包括：将第一可用重读参数组的第一权重从较低权重值调整为较高权重值。在本发明的一范例实施例中，上述的存储器重读方法还包括：记录第一可用重读参数组的第一成功重读次数。上述的调整第一可用重读参数组的第一权重的步骤包括：根据第一可用重读参数组的第一成功重读次数调整第一可用重读参数组的第一权重。在本发明的一范例实施例中，上述的存储器重读方法还包括：记录第一可用重读参数组为最近使用重读参数组。上述的调整第一可用重读参数组的第一权重的步骤包括：根据最近使用重读参数组将第一可用重读参数组的第一权重调整为最高权重值。在本发明的一范例实施例中，上述的存储器重读方法还包括：根据所述重读参数组的多个第二权重设定所述重读参数组的第二排列顺序，其中每一个重读参数组对应一个第二权重；根据第二读取电压从第一字符线上的第二实体程序化单元中读取第二数据；倘若第二数据无法被第二对应错误校正码正确地校正，根据第二排列顺序从所述重读参数组中选取第二调整重读参数组；根据第二调整重读参数组重新从第二实体程序化单元中读取第二新数据；倘若第二新数据可被第二对应错误校正码正确地校正，决定第二调整重读参数组为第二可用重读参数组；以及调整第二可用重读参数组的第二权重。在本发明的一范例实施例中，所述第一排列顺序不同于所述第二排列顺序。在本发明的一范例实施例中，所述第一实体程序化单元为下实体程序化单元，并且所述第二实体程序化单元为上实体程序化单元。在本发明的一范例实施例中，上述的存储器重读方法还包括：根据已调整的第一可用重读参数组的第一权重调整所述重读参数组中第一可用重读参数组之外的其他重读参数组的第一权重，并且将已调整的所述重读参数组的第一权重存储至可复写式非易失性存储器模块。本发明的一范例实施例提出一种用于控制包括多条字符线的可复写式非易失性存储器模块的存储器控制电路单元。本存储器控制电路单元包括主机接口、存储器接口以及存储器管理电路。主机接口耦接主机系统。存储器接口耦接至可复写式非易失性存储器模块。存储器管理电路耦接至主机接口与存储器接口。存储器管理电路根据多个重读参数组的多个第一权重设定所述重读参数组的第一排列顺序，其中每一个重读参数组对应一个第一权重。再者，存储器管理电路发送读取指令序列以指示根据第一读取电压从第一字符线上的第一实体程序化单元中读取第一数据。倘若第一数据无法被第一对应错误校正码正确地校正，存储器管理电路根据第一排列顺序从所述重读参数组中选取第一调整重读参数组。并且，存储器管理电路根据第一调整重读参数组重新从第一实体程序化单元中读取第一新数据。倘若第一新数据可被第一对应错误校正码正确地校正，存储器管理电路决定第一调整重读参数组为第一可用重读参数组，以及调整第一可用重读参数组的第一权重。在本发明的一范例实施例中，倘若第一新数据无法被第一对应错误校正码正确地校正，上述的存储器管理电路根据第一排列顺序从所述重读参数组中重新选取第一调整重读参数组。在本发明的一范例实施例中，所述第一调整重读参数组包括至少一读取电压调整值，上述的存储器管理电路根据第一调整重读参数组的至少一读取电压调整值将第一读取电压调整为新读取电压，以及发送另一读取指令序列以指示根据新读取电压重新从第一实体程序化单元中读取第一新数据。在本发明的一范例实施例中，所述第一调整重读参数组包括至少一读取速度调整值，上述的存储器管理电路用以根据第一调整重读参数组的读取速度调整值调整时钟频率，并且根据已调整的时钟频率从第一实体程序化单元读取第一新数据。在本发明的一范例实施例中，上述的存储器管理电路将第一可用重读参数组的第一权重从较低权重值调整为较高权重值。在本发明的一范例实施例中，上述的存储器管理电路记录第一可用重读参数组的第一成功重读次数，并且根据第一可用重读参数组的第一成功重读次数调整第一可用重读参数组的第一权重。在本发明的一范例实施例中，上述的存储器管理电路记录第一可用重读参数组为最近使用重读参数组，并且根据最近使用重读参数组将第一可用重读参数组的第一权重调整为最高权重值。在本发明的一范例实施例中，上述的存储器管理电路根据所述重读参数组的多个第二权重设定所述重读参数组的第二排列顺序，其中每一个重读参数组对应一个第二权重；发送另一读取指令序列以指示根据第二读取电压从第一字符线上的第二实体程序化单元中读取第二数据。倘若第二数据无法被第二对应错误校正码正确地校正，上述的存储器管理电路根据第二排列顺序从所述重读参数组中选取第二调整重读参数组，并且根据第二调整重读参数组重新从第二实体程序化单元中读取第二新数据。倘若第二新数据可被第二对应错误校正码正确地校正，上述的存储器管理电路决定第二调整重读参数组为第二可用重读参数组，并且调整第二可用重读参数组的第二权重。在本发明的一范例实施例中，所述第一排列顺序不同于所述第二排列顺序。在本发明的一范例实施例中，所述第一实体程序化单元为下实体程序化单元，并且所述第二实体程序化单元为上实体程序化单元。在本发明的一范例实施例中，上述的存储器管理电路用以根据已调整的第一可用重读参数组的第一权重调整所述重读参数组中第一可用重读参数组之外的其他重读参数组的第一权重，并且将已调整的所述重读参数组的第一权重存储至可复写式非易失性存储器模块。本发明的一范例实施例提出一种存储器存储装置，包括连接接口单元、可复写式非易失性存储器模块以及存储器控制电路单元。连接接口单元耦接至主机系统。可复写式非易失性存储器模块包括多条字符线。存储器控制电路单元耦接至连接接口单元与可复写式非易失性存储器模块。存储器控制电路单元耦接至主机接口与存储器接口。存储器控制电路单元根据多个重读参数组的多个第一权重设定所述重读参数组的第一排列顺序，其中每一个重读参数组对应一个第一权重。再者，存储器控制电路单元发送读取指令序列以指示根据第一读取电压从第一字符线上的第一实体程序化单元中读取第一数据。倘若第一数据无法被第一对应错误校正码正确地校正，存储器控制电路单元根据第一排列顺序从所述重读参数组中选取第一调整重读参数组。并且，存储器控制电路单元根据第一调整重读参数组重新从第一实体程序化单元中读取第一新数据。倘若第一新数据可被第一对应错误校正码正确地校正，存储器控制电路单元决定第一调整重读参数组为第一可用重读参数组，以及调整第一可用重读参数组的第一权重。在本发明的一范例实施例中，倘若第一新数据无法被第一对应错误校正码正确地校正，上述的存储器控制电路单元根据第一排列顺序从所述重读参数组中重新选取第一调整重读参数组。在本发明的一范例实施例中，所述第一调整重读参数组包括至少一读取电压调整值，上述的存储器控制电路单元根据第一调整重读参数组的至少一读取电压调整值将第一读取电压调整为新读取电压，以及发送另一读取指令序列以指示根据新读取电压重新从第一实体程序化单元中读取第一新数据。在本发明的一范例实施例中，所述第一调整重读参数组包括至少一读取速度调整值，上述的存储器控制电路单元用以根据第一调整重读参数组的读取速度调整值调整时钟频率，并且根据已调整的时钟频率从第一实体程序化单元读取第一新数据。在本发明的一范例实施例中，上述的存储器控制电路单元将第一可用重读参数组的第一权重从较低权重值调整为较高权重值。在本发明的一范例实施例中，上述的存储器控制电路单元记录第一可用重读参数组的第一成功重读次数，并且根据第一可用重读参数组的第一成功重读次数调整第一可用重读参数组的第一权重。在本发明的一范例实施例中，上述的存储器控制电路单元记录第一可用重读参数组为最近使用重读参数组，并且根据最近使用重读参数组将第一可用重读参数组的第一权重调整为最高权重值。在本发明的一范例实施例中，上述的存储器控制电路单元根据所述重读参数组的多个第二权重设定所述重读参数组的第二排列顺序，其中每一个重读参数组对应一个第二权重；发送另一读取指令序列以指示根据第二读取电压从第一字符线上的第二实体程序化单元中读取第二数据。倘若第二数据无法被第二对应错误校正码正确地校正，上述的存储器控制电路单元根据第二排列顺序从所述重读参数组中选取第二调整重读参数组，并且根据第二调整重读参数组重新从第二实体程序化单元中读取第二新数据。倘若第二新数据可被第二对应错误校正码正确地校正，上述的存储器控制电路单元决定第二调整重读参数组为第二可用重读参数组，并且调整第二可用重读参数组的第二权重。在本发明的一范例实施例中，所述第一排列顺序不同于所述第二排列顺序。在本发明的一范例实施例中，所述第一实体程序化单元为下实体程序化单元，并且所述第二实体程序化单元为上实体程序化单元。在本发明的一范例实施例中，上述的存储器控制电路单元用以根据已调整的第一可用重读参数组的第一权重调整所述重读参数组中第一可用重读参数组之外的其他重读参数组的第一权重，并且将已调整的所述重读参数组的第一权重存储至可复写式非易失性存储器模块。基于上述，本发明通过调整所决定出的可用重读参数组的权重来重新设定所有重读参数组的排列顺序。使得在一次重读操作中所决定的可用重读参数组，可在下一次重读操作中优先地被选取为调整重读参数组。如此一来，可以减少决定出可用重读参数组的时间，进而有效缩短重读操作的执行时间。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所示附图作详细说明如下。附图说明图1是根据本发明的一范例实施例示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图；图2是根据本发明的另一范例实施例示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图；图3是根据本发明的另一范例实施例示出的主机系统与存储器存储装置的示意图；图4是根据本发明的一范例实施例示出的主机系统与存储器存储装置的概要方块图；图5是根据本发明的一范例实施例示出的存储器控制电路单元的概要方块图；图6是根据本发明的一范例实施例示出的存储单元的阈值电压分布的示意图；图7是根据本发明的一范例实施例示出的调整重读参数组的权重与排列顺序的示意图；图8是根据本发明的另一范例实施例示出的调整重读参数组的权重与排列顺序的示意图；图9是根据本发明的另一范例实施例示出的调整重读参数组的权重与排列顺序的示意图；图10是根据本发明的一范例实施例示出的存储器重读方法的示意图；图11是根据本发明的另一范例实施例示出的存储器重读方法的示意图。附图标记说明：10：存储器存储装置；11：主机系统；110：系统总线；111：处理器；112：随机存取存储器；113：只读存储器；114：数据传输接口；12：输入/输出(I/O)装置；20：主机板；201：U盘；202：记忆卡；203：固态硬盘；204：无线存储器存储装置；205：全球定位系统模块；206：网络接口卡；207：无线传输装置；208：键盘；209：屏幕；210：喇叭；30：存储装置；31：主机系统；32：SD卡；33：CF卡；34：嵌入式存储装置；341：嵌入式多媒体卡；342：嵌入式多芯片封装存储装置；402：连接接口单元；404：存储器控制电路单元；406：可复写式非易失性存储器模块；502：存储器管理电路；504：主机接口；506：存储器接口；508：错误检查与校正电路；510：缓冲存储器；512：电源管理电路；610、620、610’、620’：状态；“0”、“1”：位；601、602：读取电压；A～H：重读参数组；710、720、730、810、820、830、910、920、930：权重记录表；Seq_711、Seq_721、Seq_731、Seq_811、Seq_821、Seq_831、Seq_911、Seq_921、Seq_931：排列顺序；S1001：根据重读参数组的权重设定重读参数组的排列顺序的步骤；S1003：根据读取电压从字符线上的实体程序化单元中读取数据的步骤；S1005：判断所读取的数据是否可被对应错误校正码正确地校正的步骤；S1007：输出已校正的数据的步骤；S1009：根据设定的排列顺序从重读参数组中选取调整重读参数组的步骤；S1011：根据调整重读参数组重新从实体程序化单元中读取新数据的步骤；S1013：判断所读取的新数据是否可被对应错误校正码正确地校正的步骤；S1015：决定调整重读参数组为可用重读参数组，并且调整可用重读参数组的权重的步骤；S1101：根据重读参数组的第一权重设定重读参数组的第一排列顺序，并且根据重读参数组的第二权重设定重读参数组的第二排列顺序的步骤；S1103：根据预设读取电压从字符线上的实体程序化单元中读取数据的步骤；S1105：判断所读取的数据是否可被对应错误校正码正确地校正的步骤；S1107：输出已校正的数据的步骤；S1109：判断欲执行读取操作的实体程序化单元是下实体程序化单元或上实体程序化单元；S1111：若欲执行读取操作的实体程序化单元为下实体程序化单元，根据第一排列顺序从重读参数组中选取第一调整重读参数组的步骤；S1113：根据第一调整重读参数组重新从此下实体程序化单元中读取第一新数据的步骤；S1115：判断所读取的第一新数据是否可被对应错误校正码正确地校正的步骤；S1117：决定第一调整重读参数组为第一可用重读参数组，并且调整第一可用重读参数组的第一权重的步骤；S1119：若欲执行读取操作的实体程序化单元为上实体程序化单元，根据第二排列顺序从重读参数组中选取第二调整重读参数组的步骤；S1121：根据第二调整重读参数组重新从此上实体程序化单元中读取第二新数据的步骤；S1123：判断所读取的第二新数据是否可被对应错误校正码正确地校正的步骤；S1125：决定第二调整重读参数组为第二可用重读参数组，并且调整第二可用重读参数组的第二权重的步骤。具体实施方式一般而言，存储器存储装置(也称，存储器存储系统)包括可复写式非易失性存储器模块与控制器(也称，控制电路单元)。通常存储器存储装置是与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。图1是根据一范例实施例示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图，且图2是根据另一范例实施例所绘示的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图。请参照图1与图2，主机系统11一般包括处理器111、随机存取存储器(randomaccessmemory,RAM)112、只读存储器(readonlymemory,ROM)113及数据传输接口114。处理器111、随机存取存储器112、只读存储器113及数据传输接口114都耦接至系统总线(systembus)110。在本范例实施例中，主机系统11是通过数据传输接口114与存储器存储装置10耦接。例如，主机系统11可经由数据传输接口114将数据写入至存储器存储装置10或从存储器存储装置10中读取数据。此外，主机系统11是通过系统总线110与I/O装置12耦接。例如，主机系统11可经由系统总线110将输出信号传送至I/O装置12或从I/O装置12接收输入信号。在本范例实施例中，处理器111、随机存取存储器112、只读存储器113及数据传输接口114是可设置在主机系统11的主机板20上。数据传输接口114的数目可以是一或多个。通过数据传输接口114，主机板20可以经由有线或无线方式耦接至存储器存储装置10。存储器存储装置10可例如是U盘201、记忆卡202、固态硬盘(SolidStateDrive,SSD)203或无线存储器存储装置204。无线存储器存储装置204可例如是近距离无线通信(NearFieldCommunicationStorage,NFC)存储器存储装置、无线传真(WiFi)存储器存储装置、蓝牙(Bluetooth)存储器存储装置或低功耗蓝牙存储器存储装置(例如，iBeacon)等以各式无线通信技术为基础的存储器存储装置。此外，主机板20也可以通过系统总线110耦接至全球定位系统(GlobalPositioningSystem,GPS)模块205、网络接口卡206、无线传输装置207、键盘208、屏幕209、喇叭210等各式I/O装置。例如，在一范例实施例中，主机板20可通过无线传输装置207存取无线存储器存储装置204。在一范例实施例中，所提及的主机系统为可实质地与存储器存储装置配合以存储数据的任意系统。虽然在上述范例实施例中，主机系统是以电脑系统来作说明，然而，图3是根据另一范例实施例示出的主机系统与存储器存储装置的示意图。请参照图3，在另一范例实施例中，主机系统31也可以是数码相机、摄像机、通信装置、音频播放器、视频播放器或平板电脑等系统，而存储器存储装置30可为其所使用的SD卡32、CF卡33或嵌入式存储装置34等各式非易失性存储器存储装置。嵌入式存储装置34包括嵌入式多媒体卡(embeddedMMC,eMMC)341和/或嵌入式多芯片封装存储装置(embeddedMultiChipPackage,eMCP)342等各类型将存储器模块直接耦接于主机系统的基板上的嵌入式存储装置。图4是根据一范例实施例示出的主机系统与存储器存储装置的概要方块图。请参照图4，存储器存储装置10包括连接接口单元402、存储器控制电路单元404与可复写式非易失性存储器模块406。在本范例实施例中，连接接口单元402是兼容于序列先进附件(SerialAdvancedTechnologyAttachment,SATA)标准。然而，必须了解的是，本发明不限于此，连接接口单元402也可以是符合并列先进附件(ParallelAdvancedTechnologyAttachment,PATA)标准、电气和电子工程师协会(InstituteofElectricalandElectronicEngineers,IEEE)1394标准、高速周边零件连接接口(PeripheralComponentInterconnectExpress,PCIExpress)标准、通用序列总线(UniversalSerialBus,USB)标准、超高速一代(UltraHighSpeed-I,UHS-I)接口标准、超高速二代(UltraHighSpeed-II,UHS-II)接口标准、安全数字(SecureDigital,SD)接口标准、记忆棒(MemoryStick,MS)接口标准、多芯片封装(Multi-ChipPackage)接口标准、多媒体存储卡(MultiMediaCard,MMC)接口标准、嵌入式多媒体存储卡(EmbeddedMultimediaCard,eMMC)接口标准、通用快闪存储器(UniversalFlashStorage,UFS)接口标准、嵌入式多芯片封装(embeddedMultiChipPackage,eMCP)接口标准、小型快闪(CompactFlash,CF)接口标准、集成式驱动电子接口(IntegratedDeviceElectronics,IDE)标准或其他适合的标准。在本范例实施例中，连接接口单元402可与存储器控制电路单元404封装在一个芯片中，或者连接接口单元402是布设于一包含存储器控制电路单元的芯片外。存储器控制电路单元404用以执行以硬件形式或固件形式实作的多个逻辑门或控制指令，并且根据主机系统11的指令在可复写式非易失性存储器模块406中进行数据的写入、读取与抹除等运作。可复写式非易失性存储器模块406是耦接至存储器控制电路单元404并且用以存储主机系统11所写入的数据。可复写式非易失性存储器模块406可以是单阶存储单元(SingleLevelCell，SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个数据二进制位的快闪存储器模块)、多阶存储单元(MultiLevelCell，MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个数据二进制位的快闪存储器模块)、复数阶存储单元(TrinaryLevelCell，TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个数据二进制位的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。在本范例实施例中，可复写式非易失性存储器模块406的存储单元会构成多个实体程序化单元，并且此些实体程序化单元会构成多个实体抹除单元。例如，同一条字符线上的存储单元会组成一或多个实体程序化单元。倘若每一个存储单元可存储2个以上的数据二进制位，则同一条字符线上的实体程序化单元至少可被分类为下实体程序化单元与上实体程序化单元。举例而言，SLCNAND型快闪存储器的每个存储单元可存储1个二进制位的数据，因此，在SLCNAND型快闪存储器中，排列在同一条字符线上的数个存储单元是对应一个实体程序化单元。相对于SLCNAND型快闪存储器来说，MLCNAND型快闪存储器的每个存储单元可存储2个二进制位的数据，其中每一个存储状态(即，“11”、“10”、“01”与“00”)包括最低有效二进制位(LeastSignificantBit,LSB)以及最高有效二进制位(MostSignificantBit,MSB)。例如，存储状态中从左侧算起的第1个二进制位的值为LSB，而从左侧算起的第2个二进制位的值为MSB。因此，排列在同一条字符线上的数个存储单元可组成2个实体程序化单元，其中由此些存储单元的LSB所组成的实体程序化单元称为下实体程序化单元(lowphysicalprogrammingunit)，并且由此些存储单元的MSB所组成的实体程序化单元称为上实体程序化单元(upperphysicalprogrammingunit)。一般来说，在MLCNAND型快闪存储器中，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度，和/或下实体程序化单元的可靠度是高于上实体程序化单元的可靠度。类似地，在TLCNAND型快闪存储器中，每个存储单元可存储3个二进制位的数据，其中每一个存储状态(即，“111”、“110”、“101”、“100”、“011”、“010”、“001”与“000”)包括左侧算起的第1个二进制位的LSB、从左侧算起的第2个二进制位的中间有效二进制位(CenterSignificantBit,CSB)以及从左侧算起的第3个二进制位的MSB。因此，排列在同一条字符线上的数个存储单元可组成3个实体程序化单元，其中由此些存储单元的LSB所组成的实体程序化单元称为下实体程序化单元，由此些存储单元的CSB所组成的实体程序化单元称为中实体程序化单元，并且由此些存储单元的MSB所组成的实体程序化单元称为上实体程序化单元。在本范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元为实体页面(page)或是实体扇(sector)。若实体程序化单元为实体页面，则此些实体程序化单元通常包括数据二进制位区与冗余(redundancy)二进制位区。数据二进制位区包含多个实体扇，用以存储使用者数据，而冗余二进制位区用以存储系统数据(例如，错误校正码)。在本范例实施例中，数据二进制位区包含32个实体扇，且一个实体扇的大小为512二进制位组(byte,B)。然而，在其他范例实施例中，数据二进制位区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体抹除单元为抹除的最小单位。也即，每一实体抹除单元含有最小数目之一并被抹除的存储单元。例如，实体抹除单元为实体区块(block)。在本范例实施例中，可复写式非易失性存储器模块406中的每一个存储单元是以电压(也称为阈值电压)的改变来存储一或多个二进制位。具体来说，每一个存储单元的控制门(controlgate)与通道之间有一个电荷捕捉层。通过施予一写入电压至控制门，可以改变电荷补捉层的电子量，进而改变存储单元的阈值电压。此改变阈值电压的操作也称为“把数据写入至存储单元”或“程序化存储单元”。随着阈值电压的改变，可复写式非易失性存储器模块406中的每一个存储单元具有多个存储状态。通过施予读取电压可以判断一个存储单元是属于哪一个存储状态，藉此取得此存储单元所存储的一或多个二进制位。图5是根据一范例实施例示出的存储器控制电路单元的概要方块图。请参照图5，存储器控制电路单元404包括存储器管理电路502、主机接口504与存储器接口506、缓冲存储器510、电源管理电路512与错误检查与校正电路508。存储器管理电路502用以控制存储器控制电路单元404的整体运作。具体来说，存储器管理电路502具有多个控制指令，并且在存储器存储装置10运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。在本范例实施例中，存储器管理电路502的控制指令是以固件形式来实作。例如，存储器管理电路502具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被刻录至此只读存储器中。当存储器存储装置10运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。在本发明另一范例实施例中，存储器管理电路502的控制指令也可以程序码形式存储于可复写式非易失性存储器模块406的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路502具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有驱动码，并且当存储器控制电路单元404被致能时，微处理器单元会先执行此驱动码段来将存储于可复写式非易失性存储器模块406中的控制指令载入至存储器管理电路502的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。此外，在本发明另一范例实施例中，存储器管理电路502的控制指令也可以一硬件形式来实作。例如，存储器管理电路502包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是耦接至微控制器。其中，存储单元管理电路用以管理可复写式非易失性存储器模块406的实体抹除单元；存储器写入电路用以对可复写式非易失性存储器模块406下达写入指令以将数据写入至可复写式非易失性存储器模块406中；存储器读取电路用以对可复写式非易失性存储器模块406下达读取指令以从可复写式非易失性存储器模块406中读取数据；存储器抹除电路用以对可复写式非易失性存储器模块406下达抹除指令以将数据从可复写式非易失性存储器模块406中抹除；而数据处理电路用以处理欲写入至可复写式非易失性存储器模块406的数据以及从可复写式非易失性存储器模块406中读取的数据。主机接口504是耦接至存储器管理电路502并且用以耦接至连接接口单元402，以接收与识别主机系统11所传送的指令与数据。也就是说，主机系统11所传送的指令与数据会通过主机接口504来传送至存储器管理电路502。在本范例实施例中，主机接口504是兼容于SATA标准。然而，必须了解的是本发明不限于此，主机接口504也可以是兼容于PATA标准、IEEE1394标准、PCIExpress标准、USB标准、UHS-I接口标准、UHS-II接口标准、SD标准、MS标准、MMC标准、CF标准、IDE标准或其他适合的数据传输标准。存储器接口506是耦接至存储器管理电路502并且用以存取可复写式非易失性存储器模块406。也就是说，欲写入至可复写式非易失性存储器模块406的数据会经由存储器接口506转换为可复写式非易失性存储器模块406所能接受的格式。缓冲存储器510是耦接至存储器管理电路502并且用以暂存来自于主机系统11的数据与指令或来自于可复写式非易失性存储器模块406的数据。电源管理电路512是耦接至存储器管理电路502并且用以控制存储器存储装置10的电源。错误检查与校正电路508是耦接至存储器管理电路502并且用以执行错误检查与校正程序以确保数据的正确性。具体来说，当存储器管理电路502从主机系统11中接收到写入指令时，错误检查与校正电路508会为对应此写入指令的数据产生对应的错误检查与校正码(ErrorCheckingandCorrectingCode,ECCCode)，并且存储器管理电路502会将对应此写入指令的数据与对应的错误检查与校正码写入至可复写式非易失性存储器模块406中。之后，当存储器管理电路502从可复写式非易失性存储器模块406中读取数据时会同时读取此数据对应的错误检查与校正码，并且错误检查与校正电路508会根据此错误检查与校正码对所读取的数据执行错误检查与校正程序。图6是根据本发明的一范例实施例示出的存储单元的阈值电压分布的示意图。在图6中，横轴代表存储单元的阈值电压，而纵轴代表存储单元个数。请参照图6，假设状态610对应于二进制位“1”并且状态620对应于二进制位“0”。倘若某一个存储单元的阈值电压属于状态610，此存储单元所存储的是二进制位“1”；相对地，倘若某一个存储单元的阈值电压属于状态620时，此存储单元所存储的是二进制位“0”。须注意的是，在本范例实施例中，阈值电压分布中的一个状态对应至一个二进制位(即，“0”或“1”)，并且存储单元的阈值电压分布有两种可能的状态。然而，在其他范例实施例中，阈值电压分布中的每一个状态也可以对应至多个二进制位并且存储单元的阈值电压的分布也可能有四种、八种或其他任意个状态。此外，本发明也不限制每一个状态所代表的二进制位。例如，在另一范例实施例中，状态610也可以对应于二进制位“0”，而状态620则对应于二进制位“1”。在本范例实施例中，当要从可复写式非易失性存储器模块406读取数据时，存储器管理电路502会发送一读取指令序列至可复写式非易失性存储器模块406。此读取指令序列用以指示可复写式非易失性存储器模块406从多个存储单元(也称为第一存储单元)读取数据。在本范例实施例中，第一存储单元是属于同一个实体程序化单元。然而，在另一范例实施例中，第一存储单元也可以是属于不同的实体程序化单元。在阈值电压分布未发生偏移的状况下，第一存储单元的阈值电压分布为状态610与状态620。根据此读取指令序列，可复写式非易失性存储器模块406可根据图6中的读取电压601从第一存储单元读取数据。读取电压601可为可复写式非易失性存储器模块406出厂时的预设读取电压，可用来识别第一存储单元的状态610与状态620。也就是说，第一存储单元中阈值电压小于读取电压601的存储单元会被导通，并且存储器管理电路502会读到二进制位“1”。相对地，第一存储单元中阈值电压大于读取电压601的存储单元不会被导通，并且存储器管理电路502会读到二进制位“0”。然而，因为不同的因素，例如数据久置、存储单元磨耗及读取干扰等，会导致第一存储单元的阈值电压分布偏移，以致于使用读取电压601无法正确地识别出第一存储单元的存储状态。假设第一存储单元的阈值电压分布已偏移，导致阈值电压分布的状态610与620分别偏移为状态610’与620’。在此情况下，在第一存储单元中有一些存储单元所存储的应该是二进制位“1”(属于状态610’)，但其阈值电压大于所施加的读取电压601；或者，在第一存储单元中有一些存储单元所存储的应该是二进制位“0”(属于状态620’)，但其阈值电压小于所施加的读取电压601。换言之，经由施加读取电压601所读取的数据中，有部分的二进制位会有错误。因此，在从可复写式非易失性存储器模块406接收所读取的数据之后，错误检查与校正电路508会一并读取对应所读取数据的错误校正码以验证所读取数据中是否存在错误。若判定所读取数据中存在错误，则错误检查与校正电路508会执行解码操作来尝试校正所读取数据中的错误。而当所读取数据中的错误无法被错误检查与校正电路508正确地解码(例如所读取数据的错误二进制位数目超过错误检查与校正电路508的保护能力)时，会导致所读取数据无法被正确地校正而产生错误数据。在本范例实施例中，当所读取数据无法被正确地校正时，存储器管理电路502会对欲执行读取操作的字符线上的实体程序化单元执行重读(retryread)操作以获取可被错误检查与校正电路508正确地校正的数据。而在执行重读操作的过程中，存储器管理电路502会从多个重读参数组中决定出可用重读参数组，并且根据所决定的可用重读参数组从第一字符线上的第一实体程序化单元中重新读取数据以获取正确数据。而上述的每个重读参数组中可包括至少一个参数。举例而言，一个重读参数组中的参数会包括一个或多个读取电压调整值。读取电压调整值可以是可复写式非易失性存储器模块406的制造厂商所提供的参数。因此，存储器管理电路502可根据可用重读参数组所包括的读取电压调整值来获取可用读取电压。当施予可用读取电压至可复写式非易失性存储器模块406以从一个实体程序化单元中读取数据时，所读取的数据可被错误检查与校正电路508正确地校正。然而，在另一范例实施例中，一个重读参数组的参数也可为读取速度调整值，而存储器管理电路502可以根据读取速度调整值调整执行读取操作时的时钟频率。此外，在另一范例实施例中，也可将用来获取可解码的数据所对应的软二进制位(softbit)电压电平设定为一个重读参数组中的参数。基此，存储器管理电路502可以根据此重读参数组的软二进制位电压电平来执行重读操作。然而，上述参数仅为举例，本发明并不限制重读参数组中的参数。在本范例实施例中，每个重读参数组会具有对应的一个或多个权重。特别是，存储器管理电路502会根据重读参数组的权重来排序重读参数组，并且根据排序后的排列顺序来选取要用来执行重读操作的重读参数组(也称为调整重读参数组)。例如，假设一个重读参数组的参数为一个读取电压调整值，以图6为例，存储器管理电路502根据排列顺序依序选出了一个调整重读参数组，并且根据调整重读参数组的读取电压调整值将读取电压601调整为读取电压602。进而，存储器管理电路502发送一个读取指令序列以指示根据读取电压602从第一实体程序化单元中重新读取数据。倘若施予读取电压602从第一实体程序化单元中所读取的数据能够被错误检查与校正电路508正确地校正时，则所选取的调整重读参数组即为可用重读参数组。另一方面，倘若施予读取电压602从第一实体程序化单元中所读取的数据无法被错误检查与校正电路508正确地校正，存储器管理电路502会再次执行选取调整重读参数组的操作，直到决定出可用重读参数组为止。虽然在本范例实施例中是根据一个读取电压来读取存储在第一实体程序化单元的数据，然而本发明并不以此为限。在另一范例实施例中，也可根据多个读取电压来读取存储在第一实体程序化单元的数据。并且一个重读参数组中的参数可包括多个读取电压调整值，而存储器管理电路502可根据多个读取电压调整值来调整用来从第一实体程序化单元中读取数据的多个读取电压。在决定出可用重读参数组之后，存储器管理电路502会调整可用重读参数组的权重。在一范例实施例中，存储器管理电路502还会根据已调整的可用重读参数组的权重来调整其他重读参数组的权重。进而，存储器管理电路502可根据已调整的权重来重新设定所有重读参数组的排列顺序。图7是根据本发明的一范例实施例示出的调整重读参数组的权重与排列顺序的示意图。为便于说明，以下的范例实施例中是以施予第一读取电压至第一字符线以读取存储在第一字符线上第一实体程序化单元中的数据为例来说明。并且，在本范例实施例中的一个重读参数组是对应一个权重(也称为第一权重)。请参照图7，用来执行重读操作的重读参数组包括重读参数组A～H。重读参数组A～H分别具有对应的权重，而重读参数组A～H会根据权重来排序。在可复写式非易失性存储器模块406制造完成时，重读参数组A～H的权重可分别为一初始权重值。重读参数组A～H会根据初始权重值而初始地排序为初始排列顺序。在本范例实施例中，初始权重值可以是由制造厂商提供。如权重记录表710所示，重读参数组A～H的权重的初始权重值分别是1～8，因此重读参数组A～H根据初始权重值被排序为排列顺序Seq_711。在此，权重值“1”用以代表最高权重值，权重值“8”用以代表最低权重值。存储器管理电路502会根据最高权重值到最低权重值的顺序来排序重读参数组A～H。因此，重读参数组A～H根据初始权重值而排序为排列顺序Seq_711。需注意的是，本范例实施例的8个重读参数组A～H仅为举例。然而，在其他范例实施例中，可以设定更少或更多数目的重读参数组。本发明并不限制重读参数组的数目。当根据第一读取电压从第一实体程序化单元中所读取的数据无法被错误检查与校正电路508正确地校正时，存储器管理电路502会根据重读参数组A～H来对第一实体程序化单元执行重读操作。上述的第一读取电压可为预设读取电压。当存储器管理电路502第一次执行重读操作时，存储器管理电路502会根据初始排列顺序(也即排列顺序Seq_711)首先选取重读参数组A作为调整重读参数组来执行重读操作。在本范例实施例中是以重读参数组A～H中分别包括一个读取电压调整值的参数来举例说明。存储器管理电路502根据重读参数组A的读取电压调整值将读取电压调整为新读取电压。进而，存储器管理电路502发送一个读取指令序列以指示根据新读取电压从第一实体程序化单元中读取出新数据(也称为第一新数据)。倘若根据新读取电压所读取的新数据无法被正确地校正时，存储器管理电路502会根据排列顺序Seq_711依序选取重读参数组B作为调整重读参数组来执行重读操作以重新获取新数据。依此类推，存储器管理电路502根据排列顺序Seq_711依序选取到重读参数组D作为调整重读参数组来调整读取电压，并且根据所调整出的新读取电压所读取出的新数据可被正确地校正，存储器管理电路502会决定重读参数组D为本次执行的重读操作的可用重读参数组。在本范例实施例中，存储器管理电路502会记录所决定的可用重读参数组为最近使用重读参数组，并且根据最近使用重读参数组来调整所有重读参数组的权重。存储器管理电路502会将最近使用重读参数组的权重从较低权重值调整为较高权重值，并且将其他重读参数组的权重从较高权重值对应调整为较低权重值。例如，存储器管理电路502记录重读参数组D为最近使用重读参数组，并且将重读参数组D的权重从权重值“4”调整为权重值“1”(也即最高权重值)。在本范例实施例中，存储器管理电路502会将重读参数组A～C的权重分别调整为权重值“2”、“3”、“4”，而重读参数组E～H的权重则不会被调整，如权重记录表720所示。存储器管理电路502根据调整后的权重重新设定重读参数组A～H的排列顺序为排列顺序Seq_721。然而，在另一范例实施例中，存储器管理电路502会将重读参数组E～H的权重分别调整为权重值“2”、“3”、“4”、“5”，并且将重读参数组A～C的权重对应调整为“6”、“7”、“8”。也就是说，存储器管理电路502根据调整后的权重重新设定重读参数组A～H的排列顺序为DEFGHABC。由于可复写式非易失性存储器406的存储单元状况大致相同，因此导致存储单元的阈值电压分布偏移的原因也可能相同。基此，最近使用的重读参数组(也即可用重读参数组)有较高的机率在下次执行的重读操作中也被决定为可用重读参数组。因此，将最近使用重读参数组的权重调整为最高权重值，在下次需执行重读操作时可优先选取到最近使用重读参数组作为调整重读参数组。当执行下次重读操作时，存储器管理电路502会根据排列顺序Seq_721优先选取到重读参数组D作为调整重读参数组，并且依据上述方法来决定出可用重读参数组。假设存储器管理电路502根据排列顺序Seq_721决定出重读参数组G为可用重读参数组。存储器管理电路502会记录重读参数组G为最近使用重读参数组，并且将重读参数组G的权重从权重值“7”调整为权重值“1”且将重读参数组A～F的权重值分别加1以调整其权重。例如权重记录表730所示，重读参数组D的权重从权重值“1”被调整为权重值“2”，重读参数组A的权重从权重值“2”被调整为权重值“3”，重读参数组F的权重从权重值“6”被调整为权重值“7”。进而，存储器管理电路502根据调整后的权重重新设定重读参数组A～H的排列顺序为排列顺序Seq_731。图8是根据本发明的另一范例实施例示出的调整重读参数组的权重与排列顺序的示意图。与图7的范例实施例不同的是，在图8的范例实施例中，存储器管理电路502会记录重读参数组的成功重读次数，并且根据成功重读次数来调整权重。请参照图8，若一个重读参数组被决定为可用重读参数组时，则此重读参数组的成功重读次数会被更新。在本范例实施例中，假设重读参数组A～H目前的成功重读次数与权重如权重记录表810所示。例如，重读参数组A与B的成功重读次数分别为“7”，重读参数组A与B的权重分别为权重值“1”与权重值“2”，并且重读参数组被排序为排列顺序Seq_811。在一次重读操作中，存储器管理电路502根据排列顺序Seq_811决定出重读参数组B为可用重读参数组。此时，存储器管理电路502会将重读参数组B的成功重读次数加1以将重读参数组B的成功重读次数更新为“8”。接着，存储器管理电路502会比较重读参数组B与其他重读参数组的成功重读次数，并且判断出重读参数组B具有最多成功重读次数。因此，存储器管理电路502将重读参数组B的权重设定为权重值“1”，并且将重读参数组A的权重值加1以将重读参数组A的权重更新为权重值“2”，如权重记录表820所示。进而，存储器管理电路502根据调整后的权重重新设定重读参数组A～H的排列顺序为排列顺序Seq_821。也就是说，下次执行重读操作时，存储器管理电路502便可根据排列顺序Seq_821优先选取到具有最多成功读取次数的重读参数组B作为调整重读参数组。由于成功重读次数较高的重读参数组有较高的机率在下次执行重读操作时成为可用重读参数组。因此，将成功重读次数较高的重读参数组的权重调整为较高权重值，使得下次执行重读操作时可优先选取具有较高机率成为可用重读参数组的重读参数组来执行重读操作。假设下次执行重读操作时，存储器管理电路502根据排列顺序Seq_821决定出重读参数组H为可用重读参数组。存储器管理电路502会将重读参数组H的成功重读次数更新为“2”，如权重记录表831所示。存储器管理电路502根据重读参数组H更新后的成功重读次数“2”判断出重读参数组H的成功重读次数大于重读参数组F与G的成功重读次数。因此，存储器管理电路502将重读参数组H的权重调整为权重值“6”，并将重读参数组F与G的权重值加1以分别将其权重调整为权重值“7”与权重值“8”。进而，存储器管理电路502根据调整后的权重重新设定重读参数组A～H的排列顺序为排列顺序Seq_831。在上述的范例实施例中，存储器管理电路502可将调整后的重读参数组的权重存储至可复写式非易失性存储器模块406中。然而，在另一范例实施例中，存储器管理电路502也可不将调整后的重读参数组的权重存储至可复写式非易失性存储器模块406中。图9是根据本发明的另一范例实施例示出的调整重读参数组的权重与排列顺序的示意图。在图9的范例实施例中，是以MLCNAND快闪存储器为例来举例说明。也就是说，同一条字符线上的存储单元会组成下实体程序化单元与上实体程序化单元。并且，重读参数组A～H分别对应第一权重与第二权重等2个权重。请参照图9，如权重记录表910所示，重读参数组A～H会初始地对应相同的第一权重与第二权重，因此对应第一权重的排列顺序(也称为第一排列顺序)与对应第二权重的排列顺序(也称为第二排列顺序)会初始地对应相同的排列顺序Seq_911。在本范例实施例中，存储器管理电路502会分别根据对下实体程序化单元与上实体程序化单元执行重读操作的结果来调整重读参数组A～H的第一权重与第二权重。当从一下实体程序化单元中所读取的数据无法正确地被校正时，存储器管理电路502会根据对应第一权重的排列顺序Seq_911来选取调整重读参数组以执行重读操作来决定出可用重读参数组(也称为第一可用重读参数组)。假设在本次执行重读操作时，决定出重读参数组E为第一可用重读参数组。如权重记录表920所示，存储器管理电路502会将重读参数组E的第一权重调整为权重值“1”，并且将重读参数组A～D的第一权重分别调整为权重值“2”、权重值“3”、权重值“4”、权重值“5”。基此，重读参数组A～H的第一排列顺序被设定为排列顺序Seq_921。倘若下次需对任一下实体程序化单元执行重读操作时，存储器管理电路502便会根据排列顺序Seq_921来决定第一可用重读参数组。此时，由于第二权重尚未被调整，因此重读参数组A～H的第二排列顺序仍为排列顺序Seq_911。当从一个上实体程序化单元(也称为第二实体程序化单元)中所读取的数据(也称为第二数据)无法正确地被校正时，存储器管理电路502会根据第二排列顺序(也即排列顺序Seq_911)来选取调整重读参数组来执行重读操作以决定出可用重读参数组(也称为第二可用重读参数组)。假设在本次执行重读操作时，存储器管理电路502依序选取重读参数组A、B、C作为调整重读参数组并且决定出重读参数组C为第二可用重读参数组。如权重记录表930所示，存储器管理电路502会将重读参数组C的第二权重调整为权重值“1”，并且将重读参数组A、B的第二权重分别调整为权重值“2”、权重值“3”。基此，重读参数组A～H对应第二权重的排列顺序被设定为排列顺序Seq_931。倘若下次需对任一上实体程序化单元执行重读操作时，存储器管理电路502便会根据排列顺序Seq_931来决定第二可用重读参数组。也就是说，存储器管理电路502会根据要执行重读操作的实体程序化单元是属于下实体程序化单元或上实体程序化单元来决定要使用对应第一权重的排列顺序或对应第二权重的排列顺序。虽然上述的范例实施例是以MLCNAND快闪存储器来举例说明，然而，本发明不限于此，也可依据上述原理来对其他多层存储单元NAND型快闪存储器执行重读操作。例如，以MLCNAND快闪存储器为例，重读参数组A～H可分别对应3个权重(例如第一权重、第二权重与第三权重)，存储器管理电路502会分别依据对应第一权重的排列顺序、对应第二权重的排列顺序、对应第三权重的排列顺序来对下实体程序化单元、中实体程序化单元、上实体程序化单元执行重读操作，并且分别更新第一权重、第二权重、第三权重。此外，虽然上述的范例实施例是将每次执行重读操作所决定的可用重读参数组(也即最近使用重读参数组)的权重调整为最高权重值。然而，重读参数组的权重也可以是根据成功重读次数或其他方式来调整，本发明并不以此为限。图10是根据本发明的一范例实施例示出的存储器重读方法的示意图。请参照图10，在步骤S1001中，存储器管理电路502会根据重读参数组的权重设定重读参数组的排列顺序。在步骤S1003中，存储器管理电路502会发送一个读取指令序列以指示根据读取电压从字符线上的实体程序化单元中读取数据。在一范例实施例中，此实体程序化单元可为MLCNAND快闪存储器的下实体程序化单元或上实体程序化单元。在另一范例实施例中，此实体程序化单元可为TLCNAND快闪存储器的下实体程序化单元、中实体程序化单元或上实体程序化单元。在步骤S1005中，存储器管理电路502会判断所读取的数据是否可被对应错误校正码正确地校正。例如，此对应错误校正码是在将写入数据程序化至字符线上的实体程序化单元时，由错误检查与校正电路508根据写入数据所产生的错误校正码。倘若所读取的数据可被此对应错误校正码正确地校正时，在步骤S1007中，存储器管理电路502会输出已校正的数据。倘若所读取的数据无法被对应错误校正码正确地校正时，存储器管理电路502会执行步骤S1009。在步骤S1009中，存储器管理电路502会根据设定的排列顺序从重读参数组中选取调整重读参数组。接着，在步骤S1011中，存储器管理电路502会根据调整重读参数组重新从实体程序化单元中读取新数据。在一范例实施例中，存储器管理电路502可以根据调整重读参数组的读取电压调整值将读取电压调整为新读取电压，并且根据新读取电压来从实体程序化单元读取数据。在读取新数据之后，在步骤S1013中，存储器管理电路502会判断所读取的新数据是否可被对应错误校正码正确地校正。倘若所读取的新数据无法被对应错误校正码正确地校正，存储器管理电路502会再次执行步骤S1009以重新选取调整重读参数组。倘若所读取的新数据可被对应错误校正码正确地校正，在步骤S1015中，存储器管理电路502会决定调整重读参数组为可用重读参数组，并且调整可用重读参数组的权重。此外，存储器管理电路502可输出已校正的新数据。尔后，存储器管理电路502会再次执行步骤S1001以根据已调整的权重重新设定重读参数组的排列顺序。图11是根据本发明的另一范例实施例示出的存储器重读方法的示意图。与图10的范例实施例不同的是，在本范例实施例中，一个重读参数组具有2个权重分别用来作为对MLCNAND快闪存储器的下实体程序化单元与上实体程序化单元执行重读操作的依据。请参照图11，在步骤S1101中，存储器管理电路502会根据重读参数组的第一权重设定重读参数组的第一排列顺序，并且根据重读参数组的第二权重设定重读参数组的第二排列顺序。在步骤S1103中，存储器管理电路502发送一个读取指令序列以指示根据预设读取电压从字符线上的实体程序化单元中读取数据。在本范例实施例中，所读取的实体程序化单元可为MLCNAND快闪存储器的下实体程序化单元或上实体程序化单元。用来读取下实体程序化单元与上实体程序化单元的预设读取电压可为不同的读取电压电平。在步骤S1105中，存储器管理电路502会判断所读取的数据是否可被对应错误校正码正确地校正。例如，此对应错误校正码是在将写入数据程序化至字符线上的实体程序化单元时，由错误检查与校正电路508根据写入数据所产生的错误校正码。倘若所读取的数据可被对应错误校正码正确地校正，在步骤S1107中，存储器管理电路502会输出已校正的数据。倘若所读取的数据无法被对应错误校正码正确地校正，存储器管理电路502会执行步骤S1109。在步骤S1109中，存储器管理电路502判断欲执行读取操作的实体程序化单元是下实体程序化单元或上实体程序化单元。在步骤S1111中，若欲执行读取操作的实体程序化单元为下实体程序化单元时，存储器管理电路502会根据第一排列顺序从重读参数组中选取第一调整重读参数组。接着，在步骤S1113中，存储器管理电路502会根据第一调整重读参数组从此下实体程序化单元中读取第一新数据。并且，在步骤S1115中，存储器管理电路502会判断所读取的第一新数据是否可被对应错误校正码正确地校正。倘若所读取的第一新数据无法被对应错误校正码正确地校正，存储器管理电路502会再次执行步骤S1109以重新选取第一调整重读参数组。倘若所读取的第一新数据可被对应错误校正码正确地校正，在步骤S1117中，存储器管理电路502会决定第一调整重读参数组为第一可用重读参数组，并且调整第一可用重读参数组的第一权重。尔后，存储器管理电路502会再次执行步骤S1101以根据已调整的第一权重重新设定重读参数组的第一排列顺序。另一方面，在步骤S1119中，若欲执行读取操作的实体程序化单元为上实体程序化单元时，存储器管理电路502会根据第二排列顺序从重读参数组中选取第二调整重读参数组。接着，在步骤S1121中，存储器管理电路502会根据第二调整重读参数组从此上实体程序化单元中读取第二新数据。并且，在步骤S1123中，存储器管理电路502会判断所读取的第二新数据是否可被对应错误校正码正确地校正。倘若所读取的第二新数据无法被对应错误校正码正确地校正，存储器管理电路502会再次执行步骤S1119以重新选取第二调整重读参数组。倘若所读取的第二新数据可被对应错误校正码正确地校正，在步骤S1125中，存储器管理电路502会决定第二调整重读参数组为第二可用重读参数组，并且调整第二可用重读参数组的第二权重。尔后，存储器管理电路502会再次执行步骤S1101以根据已调整的第二权重重新设定重读参数组的第二排列顺序。综上所述，本发明通过调整重读参数组的权重，可重新设定重读参数组的排列顺序。使得在对某实体程序化单元执行一次重读操作中所决定的可用重读参数组，可在对其它实体程序化单元执行下一次重读操作中优先地被选取为调整重读参数组。此外，本发明通过设定不同的权重还可根据要执行读取操作的实体程序化单元是属于下实体程序化单元、中实体程序化单元或上实体程序化单元，分别从对应不同的权重的排列顺序中来选取调整重读参数组，从而决定出可用重读参数组。如此一来，可以减少决定出可用重读参数组的时间，进而有效缩短重读操作的执行时间。最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。当前第1页1 2 3 当前第1页1 2 3