技术特征：
1.一种硬件处理器，包括：寄存器，包括字段，所述字段当被设置时，用于为存储器中的架构上受保护的飞地中的代码启用架构上受保护的执行环境；解码器电路，用于将包括操作码的单条指令解码为经解码的指令，所操作码用于指示执行电路用于调用处置程序以处置从所述架构上受保护的飞地中的所述代码的执行的异步退出，并且随后在所述架构上受保护的飞地中从所述异步退出发生之处恢复所述代码的执行；以及所述执行电路，用于如由所述操作码所指定地对所述经解码的指令作出响应。2.如权利要求1所述的硬件处理器，其中，所述单条指令是用户模式指令。3.如权利要求1所述的硬件处理器，其中，所述异步退出由中断引起。4.如权利要求1所述的硬件处理器，其中，所述异步退出由硬件异常引起。5.如权利要求1所述的硬件处理器，其中，所述单条指令的所述操作码进一步指示所述执行电路用于执行针对侧信道攻击的缓解。6.如权利要求1所述的硬件处理器，其中，所述架构上受保护的飞地包括线程控制结构，所述线程控制结构具有字段，所述字段当被设置为第一值时，使所述执行电路执行所述单条经解码的指令以调用所述处置程序以处置从所述架构上受保护的飞地中的所述代码的执行的所述异步退出，并且随后在所述架构上受保护的飞地中从所述异步退出发生之处恢复所述代码的执行，并且所述字段当被设置为第二值时，使所述执行电路执行所述单条经解码的指令，以在不调用所述处置程序处置从所述架构上受保护的飞地中的所述代码的执行的所述异步退出的情况下，在所述架构上受保护飞地中从所述异步退出发生之处恢复所述代码的执行。7.如权利要求1所述的硬件处理器，其中，所述架构上受保护的飞地包括线程控制结构，所述线程控制结构具有标识所述处置程序的地址的字段。8.如权利要求1-7中任一项所述的硬件处理器，其中，所述架构上受保护的飞地包括用于指示要抑制的一个或多个异常的集合的字段，并且当在所述架构上受保护的飞地中的所述代码的执行遇到来自所述集合的异常时，所述执行电路使所述处置程序被调用，而无需将所述异常递送到在所述硬件处理器上执行的操作系统。9.一种方法，包括：响应于硬件处理器的寄存器的字段被设置，为存储器中的架构上受保护的飞地中的代码启用架构上受保护的执行环境；利用所述硬件处理器的解码器电路将包括操作码的单条指令解码为经解码的指令，所操作码指示执行电路用于调用处置程序以处置从所述架构上受保护的飞地中的所述代码的执行的异步退出，并且随后在所述架构上受保护的飞地中从所述异步退出发生之处恢复所述代码的执行；以及利用所述硬件处理器的所述执行电路根据所述操作码来执行所述经解码的指令。10.如权利要求9所述的方法，其中，所述单条指令是用户模式指令。11.如权利要求9所述的方法，其中，所述异步退出由中断引起。12.如权利要求9所述的方法，其中，所述异步退出由硬件异常引起。13.如权利要求9所述的方法，其中，所述单条指令的所述操作码进一步指示所述执行
电路用于执行针对侧信道攻击的缓解。14.如权利要求9所述的方法，其中，所述架构上受保护的飞地包括线程控制结构，所述线程控制结构具有字段，所述字段当被设置为第一值时，使所述执行电路执行所述单条经解码的指令以调用所述处置程序以处置从所述架构上受保护的飞地中的所述代码的执行的所述异步退出，并且随后在所述架构上受保护的飞地中从所述异步退出发生之处恢复所述代码的执行，并且所述字段当被设置为第二值时，使所述执行电路执行所述单条经解码的指令，以在不调用所述处置程序处置从所述架构上受保护的飞地中的所述代码的执行的所述异步退出的情况下，在所述架构上受保护飞地中从所述异步退出发生之处恢复所述代码的执行。15.如权利要求9所述的方法，其中，所述架构上受保护的飞地包括线程控制结构，所述线程控制结构具有标识所述处置程序的地址的字段。16.如权利要求9-15中任一项所述的方法，其中，所述架构上受保护的飞地包括用于指示要抑制的一个或多个异常的集合的字段，并且当在所述架构上受保护的飞地中的所述代码的执行遇到来自所述集合的异常时，所述执行电路使所述处置程序被调用，而无需将所述异常递送到在所述硬件处理器上执行的操作系统。17.一种存储代码的非暂态机器可读介质，所述代码当由机器执行时使所述机器执行方法，所述方法包括：响应于硬件处理器的寄存器的字段被设置，为存储器中的架构上受保护的飞地中的代码启用架构上受保护的执行环境；利用所述硬件处理器的解码器电路将包括操作码的单条指令解码为经解码的指令，所操作码指示执行电路用于调用处置程序以处置从所述架构上受保护的飞地中的所述代码的执行的异步退出，并且随后在所述架构上受保护的飞地中从所述异步退出发生之处恢复所述代码的执行；以及利用所述硬件处理器的所述执行电路根据所述操作码来执行所述经解码的指令。18.如权利要求17所述的非暂态机器可读介质，其中，所述单条指令是用户模式指令。19.如权利要求17所述的非暂态机器可读介质，其中，所述异步退出由中断引起。20.如权利要求17所述的非暂态机器可读介质，其中，所述异步退出由硬件异常引起。21.如权利要求17所述的非暂态机器可读介质，其中，所述单条指令的所述操作码进一步指示所述执行电路用于执行针对侧信道攻击的缓解。22.如权利要求17所述的非暂态机器可读介质，其中，所述架构上受保护的飞地包括线程控制结构，所述线程控制结构具有字段，所述字段当被设置为第一值时，使所述执行电路执行所述单条经解码的指令以调用所述处置程序以处置从所述架构上受保护的飞地中的所述代码的执行的所述异步退出，并且随后在所述架构上受保护的飞地中从所述异步退出发生之处恢复所述代码的执行，并且所述字段当被设置为第二值时，使所述执行电路执行所述单条经解码的指令，以在不调用所述处置程序处置从所述架构上受保护的飞地中的所述代码的执行的所述异步退出的情况下，在所述架构上受保护飞地中从所述异步退出发生之处恢复所述代码的执行。23.如权利要求17所述的非暂态机器可读介质，其中，所述架构上受保护的飞地包括线程控制结构，所述线程控制结构具有标识所述处置程序的地址的字段。
24.如权利要求17-23中任一项所述的非暂态机器可读介质，其中，所述架构上受保护的飞地包括用于指示要抑制的一个或多个异常的集合的字段，并且当在所述架构上受保护的飞地中的所述代码的执行遇到来自所述集合的异常时，所述执行电路使所述处置程序被调用，而无需将所述异常递送到在所述硬件处理器上执行的操作系统。
技术总结
描述了与允许可信执行环境对异步退出作出反应的指令相关的系统、方法和装置。在一个实施例中，硬件处理器包括：寄存器，包括字段，该字段当被设置时，用于为存储器中的架构上受保护的飞地中的代码启用架构上受保护的执行环境；解码器电路，用于将包括操作码的单条指令解码为经解码的指令，该操作码用于指示执行电路用于调用处置程序以：处置从架构上受保护的飞地中的代码的执行的异步退出，并且随后在架构上受保护的飞地中从异步退出发生之处恢复代码的执行；以及执行电路，用于如由操作码所指定地对经解码的指令作出响应。所指定地对经解码的指令作出响应。所指定地对经解码的指令作出响应。
技术研发人员：S
受保护的技术使用者：英特尔公司
技术研发日：2021.12.24
技术公布日：2022/7/1