理器202-208相同或相似。此夕卜，在一些实施例中，处理器602包括LWM逻辑120和/或快速抗扭斜逻辑122。
[0037]芯片组606还与互连网络604进行通信。在实施例中，芯片组606包括LWM逻辑120和/或逻辑122。芯片组606包括存储器控制器集线器(MCH)608。MCH 608包括与存储器612通信的存储器控制器610。存储器612存储数据，该数据包括由CPU 602或计算系统600中包括的任何其它设备执行的指令序列。例如，存储器612存储与操作系统(OS)对应的数据。在本发明的一个实施例中，存储器612包括一个或多个易失性存储(或存储器)设备，例如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或其它类型的存储设备。也可使用非易失性存储器，例如硬盘。额外的设备，例如多个CPU和/或多个系统存储器也可以经由互连网络604进行通信。
[0038]另外，在一些实施例中，处理器602中的一个或多个可以访问一个或多个高速缓存(其包括私有和/或共孚尚速缓存)并且可以访冋相关联的尚速缓存控制器(未不出)。该高速缓存可遵循一个或多个高速缓存一致性协议。该高速缓存可存储由系统600的一个或多个组件所利用的数据(例如，包括指令)。
[0039]例如，高速缓存在本地缓存存储在存储器612中的数据，以供由处理器602的组件更快地访问。在实施例中，所述高速缓存(共享的)包括中间级高速缓存和/或末级高速缓存(LLC)。另外，处理器602的各个组件可以通过总线或互连网络、和/或存储器控制器或集线器而与高速缓存直接通信。另外，在一些实施例中，处理器602中的每个(或处理器602中出现的每个内核)包括LWM逻辑120和/或逻辑122。
[0040]MCH 608还包括例如经由图形加速器而与显示设备616进行通信的图形接口 614。在本发明的一个实施例中，图形接口 614经由加速图形端口(AGP)而与图形加速器进行通信。显示设备616(例如，平板显示器)通过例如信号转换器与图形接口 614进行通信，所述信号转换器将在例如视频存储器或系统存储器这样的存储设备中存储的图像的数字表示成转换由显示设备616解释和显示的显示信号。在被显示设备616解释并随后在其上显示之前，由显示设备产生的显示信号通过各个控制设备。
[0041]集线器接口 618允许MCH 608和输入/输出控制集线器(ICH) 620进行通信。ICH620提供到与计算系统600进行通信的I/O设备的接口。ICH 620通过外围桥(或控制器)624(例如，外围组件互连(PCI)桥、通用串行总线(USB)控制器、或其它类型的外围桥或控制器)与总线622进行通信。
[0042]桥624在CPU 602与外围设备之间提供数据通路。也可以利用其它类型的拓扑。另外，多条总线通过例如多个桥或控制器与ICH 620进行通信。另外，在本发明的各个实施例中，与ICH 620通信的其它外围设备包括各种集成驱动电子设备(IDE)或小型计算机系统接口(SCSI)硬盘驱动器、USB端口、键盘、鼠标、并行端口、串行端口、软盘驱动器、数字输出支持(例如，数字视频接口(DVI))、或其它设备。
[0043]总线622与音频设备626、一个或多个盘驱动器628、和/或网络接口设备630 (其与计算机网络603通信)进行通信。在其它实施例中，其它设备经由总线622进行通信。另夕卜，在本发明的一些实施例中，各个组件(例如，网络接口设备630)与MCH 608进行通信。另外，MCH 608中的一个和多个组件与处理器602组合以形成单个芯片。
[0044]此外，计算系统600包括易失性和/或非易失性存储器(或存储设备)。例如，非易失性存储器包括以下中的一个或多个:只读存储器(ROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电 EPROM(EEPROM)、盘驱动器(例如，628)、软盘、光盘 ROM(CD-ROM)、数字多功能盘(DVD)、闪速存储器、磁光盘，或能够存储电子数据(例如，包括指令)的其它类型的非易失性机器可读介质。
[0045]图7示出了根据本发明的实施例的布置在点对点(PtP)配置中的计算系统700。特别地，图7示出了在其中处理器、存储器和输入/输出设备通过多个点对点接口进行互连的系统。参照图1-6所讨论的操作中的一个或多个由系统700中的一个或多个组件执行。
[0046]如图7所示，系统700包括多个处理器，为清楚起见，仅示出其中的两个处理器702和704。处理器702和704每个均包括本地存储器控制器集线器(MCH) 706和708，以使能与存储器710和712的通信。存储器710和/或712存储各种数据，例如参照图6中的存储器612所讨论的那些数据。处理器702和704还可包括参照图6所讨论的高速缓存。
[0047]在实施例中，处理器702和704是参照图6所讨论的处理器602中的一个。处理器702和704分别经由点对点(PtP)接口 714使用PtP接口电路716和718而交换数据。另外，处理器702和704每个均经由单个的PtP接口 722和724使用点对点接口电路726、728、730、和732而与芯片组720交换数据。芯片组720经由高性能图形接口 736例如使用PtP接口电路737而与高性能图形电路734交换数据。
[0048]本发明的至少一个实施例被提供在处理器702和704或芯片组720内。LWM逻辑120和快速抗扭斜逻辑122被提供在处理器702和704内(或在处理器702和/或704中的每个内核内)。然而，本发明的其它实施例存在于图7的系统700内的其它电路、逻辑单元或设备中。此外，本发明的其它实施例可分布遍及图7所示的几个电路、逻辑单元或设备。
[0049]芯片组720使用PtP接口电路741而与总线740进行通信。总线740与诸如总线桥742和/或I/O设备743这样的一个或多个设备进行通信。总线桥742可经由总线744而与其它设备例如键盘/鼠标745、通信设备746 (例如，调制解调器、网络接口设备或与计算机网络603通信的其它通信设备)、音频I/O设备、和/或数据存储设备748进行通信。数据存储设备748存储由处理器702和/或704执行的代码749。
[0050]在本发明的各个实施例中，本文例如参照图1-7所讨论的操作可被实现为硬件(例如，电路)、软件、固件、微代码或它们的组合，其可被提供为计算机程序产品，例如包括(例如，非瞬时性)机器可读或(例如，非瞬时性)计算机可读介质，其上存储有用于对计算机进行编程以执行本文所讨论的过程的指令(或软件程序)。
[0051]另外，术语“逻辑”可包括，以示例的方式，软件、硬件、或软件和硬件的组合。机器可读介质可包括存储设备，例如参照图1-7所讨论的那些设备。此外，这种计算机可读介质可被下载作为计算机程序产品，其中，通过经由载波传输的数据信号的方式或通过经由通信链路(例如，总线、调制解调器、或网络连接)的其它传播介质的方式而将所述程序以从远程计算机(例如，服务器)传送到请求计算机(例如，客户端)。
[0052]说明书中提及的“一个实施例”或“实施例”是指与结合该实施例描述的特定特征、结构或特性可被包含在至少一个实施方式中。在说明书中各处出现的短语“在一个实施例中”可以或可以不全部指代同一实施例。
[0053]另外，在说明书和权利要求中，也可以使用术语“耦合”和“连接”及其派生词。在本发明的一些实施例中，“连接”可指示两个或更多元件彼此直接物理或电接触。“耦合”可指示两个或更多元件直接物理或电接触。然而，“耦合”也可指示两个或更多元件彼此并不直接接触，但