，例如确定当2个标量值中的两个超过阈值，或3个标量中的两个超过阈值时存在警报条件的逻辑。
[0085]-组合振动数据与其他DCS过程参数数据(例如压力和温度)。
[0086]-跳闸倍乘(Tripmultiply)，其为由当前机器状态或由提高警报水平的手动输入确定的临时条件。通常在例如涡轮机等旋转机器的启动期间使用跳闸倍乘。当涡轮机加速时，其一般通过至少一个机械共振频率。因为在共振期间测量比正常振动条件更高的振动条件，所以使用“跳闸倍乘”来瞬时提高一些或所有警报水平以避免误警报跳闸。可基于RPM或另一些“机器状态”输入通过操作器输入来手动或者自动设置该多次跳闸输入。
[0087]-跳闸旁路，其通常为例如在机器启动期间抑制禁用跳闸功能输出逻辑的操作的手动输入。跳闸旁路是抑制所有生成的振动几包或将用作跳闸控制的任何输出或这二者的功能。可基于一些“机器状态”输入通过操作器输入来手动或者自动设置该跳闸旁路输入。
[0088]时间延迟，其为通常编程为确保在允许机器发生跳闸之前的特定时间内保持跳闸条件的延迟。通常根据API670建议将跳闸时间延时设置为1秒和3秒。该延迟的目的是拒绝由机械或电瑕疵或小故障引起的误警报。
[0089]在许多振动测量应用中，例如在大蒸汽涡轮机和其他复杂及其中，可能需要一个或两个转速计信号供若干个MHM模块使用。图4、5A和5B描绘一个实施方案，其中三个MHM模块10a、10b和10c与DCS 11连接，并共享两个转速计通道。这使单个模块10a至10c在不必“桥接”跨越多个模块的单一转速计传感器的情况下使用相同的转速计脉冲信息。
[0090]参照图4，将两个转速计信号并入由一组传感器20a生成的传感器信号中。在本文描述的一个示例性实施方案中，所述转速计信号包括提供至现场信号接口连接器22(图1)的八个传感器信号中的两个。如下文更详细描述的，MHM模块10a从两个转速计传感器信号衍生出两个转速计触发器信号，并将其作为转速计触发器信号21a和21b分布至MHM模块10b，并且MHM模块10b将其分布至MHM模块10c。
[0091]如图5A和5B的优选实施方案中所示，在现场数字FPGA信号处理卡14(图1)中的信号处理FPGA 36中实施了交叉点切换机制120。所述交叉点开关120提供了几个转速计信号分布选项:
[0092](1)将内部触发的转速计信号从转速计触发器30路由至FPGA 36中合适的转速计处理电路(110a-llla-115a 或 110b_lllb_115b)(如图 5A 所示)；
[0093](2)将内部触发的转速计信号从转速计触发器30路由至现场信号接口连接器22，用作外部转速计输出21a至21b (也如图5A所示)；
[0094](3)将外部转速计输入信号21a至21b从现场信号接口连接器22路由至FPGA 36中合适的转速计处理电路(110a-llla-115a或110b-lllb-115b)(如图5B所示);以及
[0095](4)将外部转速计输入信号21a至21b从现场信号接口连接器22路由回连接器22，用作由另一 MHM模块使用的外部转速计输出21a至21b (也如图5B所示)。
[0096]在图4描绘的例子中，MHM模块10a中的交叉点开关120实施选项(1)，将其内部生成的转速计触发器信号路由至MHM模块10a中合适的转速计处理电路(110a-llla_115a或110b-lllb-115b)。MHM模块10a中的交叉点开关120也实施选项(2)，将其内部生成的转速计触发器信号路由至MHM模块10b。MHM模块10b中的交叉点开关120实施选项
(3)，将外部转速计信号从MHM模块10a路由至MHM模块10b中合适的转速计处理电路(110a-llla-115aSll0b-lllb-115b)。MHM 模块 10b 中的交叉点开关 120 还实施选项(3)，将外部转速计信号从MHM模块10a路由至MHM模块10c。MHM模块10c中的交叉点开关120实施选项(3)，将外部转速计信号从MHM模块10b路由至MHM模块10c中合适的转速计处理电路(110a-llla-115a 或 110b_lllb_115b)。
[0097]如图1、5A和5B所示，将外部转速计脉冲波形通过外部转速计触发器电路37中电隔离的差动驱动器传输至连接器22。电路37还包括可编程的终止器126，从而可适当地终止多种布线配置。
[0098]已经处于举例说明和描述性的目的提供了前述的本发明优选实施方案的描述。它们并非意图穷举或将本发明限制于所公开的确切形式。可在以上教导的启示下进行显而易见的修改和变形。选择并描述了一些实施方案以提供对本发明原理及其实际应用的最佳描述，并从而使本领域技术人员能够在多个实施方案中使用本发明，并且根据预期的特定用途进行多种修改。当根据被公平、合法和公正地赋予权利的宽度来解释时，所有这些修改和变形都落在由所附权利要求书确定的本发明的范围内。
【主权项】
1.一种用于处理机器振动数据的现场可编程门阵列(FPGA)，所述现场可编程门阵列包括: 接口电路，其配置成接收同步串行数字数据流，所述同步串行数字数据包括更多个多路复用数据通道，所述数据通道中的一个或多个包含来源于机器振动传感器的机器振动数据，并且所述数据通道中的一个或多个包含来源于转速计传感器的转速计数据，并且所述接口电路配置成将所述数字数据流去多路复用成与所述多路复用数据通道的多个分离的输入数据流，其中所述多个分离的输入数据流包含机器振动数据，并且至少一个所述分离的输入数据流包含转速计数据； 转速计数据处理电路，其配置成接收包含转速计数据的一个或多个所述分离的输入数据流，并且处理所述转速计数据以生成一个或多个指示转速的值； 振动数据处理电路，其包括与包含机器振动数据的所述多个分离的输入数据流相应的多个并行信号处理通道，其中所述并行信号处理通道中的一个或多个包括: 高通滤波器，其配置成接收包含机器振动数据的所述输入数据流中的一个，并且去除具有低于DC闭锁阈值频率的信号分量，从而生成高通滤波数据流； 第一集成电路，其配置成接收并对所述输入数据流或所述高通滤波数据流执行第一集成处理，从而生成第一集成数据流； 第二集成电路，其配置成接收所述第一集成通道数据流，并对其进行第二集成处理，从而生成第二集成数据流； 数字跟踪带通滤波器，其配置成接收并过滤所述输入数据流、所述第一集成数据流或所述第二集成数据流，从而生成带通滤波数据流，其中至少部分地基于所述一个或多个由所述转速计数据处理电路生成的指示转速的值来确定所述数字跟踪带通滤波器的中心频率；以及 多个并行计算通道，每个通道包括: 数据选择开关，用于在所述带通滤波数据流、所述高通滤波数据流、所述第一集成数据流、所述第二集成数据流和所述输入数据流中的一个或多个之间进行选择； 可编程的低通滤波电路，用于接收来自所述数据选择开关的选择的数据流，并基于所选择的数据流生成低通滤波数据流；以及 标量值计算电路，其配置成接收所述低通滤波数据流，并基于所述低通滤波数据流来计算标量数据值。2.如权利要求1所述的现场可编程门阵列，还包括: 集成器输入选择开关，其配置成接收所述输入数据流和所述高通滤波数据流，并在其中进行选择， 其中所述第一集成电路配置成基于由所述集成器输入选择开关作出的选择来接收并集成所述输入数据流或所述高通滤波数据流。3.如权利要求1所述的现场可编程门阵列，还包括: 跟踪滤波器输入选择开关，其配置成接收所述输入数据流、所述第一集成数据流和所述第二集成数据流，并在其中进行选择， 其中所述数字跟踪带通滤波器配置成基于由所述跟踪滤波器输入选择开关作出的选择来接收并过滤所述输入数据流、所述第一集成数据流或所述第二集成数据流。4.如权利要求1所述的现场可编程门阵列，其中所述标量值计算电路中的每一个是从包含RMS标量值计算电路、峰标量值计算电路、峰-峰标量值计算电路和绝对+/_峰标量值计算电路的群组中选取。5.如权利要求1所述的现场可编程门阵列，其中所述振动数据处理电路的所述并行信号处理通道中的一个或多个包括PeakVue处理通道，所述PeakVue处理通道包括: 全波整流电路，用于接收所述输入数据流，并对其进行全波整流； 峰保持电路，用于生成包括所述全波整流输入数