SoC中。在举例说明的实施例中，主机200可以被实现为AP或移动AP。
[0043]主机200可以包括中央处理单元(CPU) 110、直接存储器存取(DMA)控制器120、数据存储装置130、缩放器140、显示控制器150、相机接口 160和/或用户接口 170中的一个或更多个。主机200也可以包括可以接收从其他装置传送的图像和/或视频的调制解调器或网络接口(未示出)。在这样的实施例中，从调制解调器或网络接口输出的图像可以通过存储器300被传送到缩放器140，可以直接被传送到缩放器140或通过其他路径被传送到缩放器140。
[0044]CPU 110可以通过至少一个总线101和/或至少一个直接通信路径来控制组件120、130、140、150、160和170。DMA控制器120可以根据CPU 110的控制来读取或获取将被缩放器140处理的图像。在一些实施例中，DMA控制器120可以允许缩放器140独立于CPU110访问存储器300。
[0045]CPU 110可以在数据存储装置130中存储用于缩放器140的操作的数据。数据存储装置130可以包括诸如特定功能寄存器(SFR)、触发器、静态随机存取存储器(SRAM)等的寄存器。例如，CPU 110可以基于通过用户接口 170传送的用户数据(或用户输入)在数据存储装置130中存储用于缩放器140的操作的数据。
[0046]缩放器140可以包括根据将被处理的像素的图案来支持多种不同的缩放技术或方案中的一种的可重构的硬件缩放器。在举例说明的实施例中，图像(或图像数据、静止图像数据、移动图像数据、立体数据等)中包括的像素可以包括呈RGB数据格式、YUV数据格式或YCbCr数据格式的数据。理解的是，上面仅仅是所公开的主题不限于其的几个举例说明的示例。
[0047]在各个实施例中，缩放器140(是动态可重构的以支持多种不同的缩放技术中的一种)可以利用多种不同的缩放技术中的一种垂直地和/或水平地缩放像素。缩放器140可以输出垂直地和/或水平地缩放的像素。因此，可重构的缩放器140可以包括共同地执行不同的缩放技术中的每种缩放技术的共享电路和/或专有地执行各种缩放技术中的每种缩放技术的一个或更多个专用电路。
[0048]显示控制器150可以向显示器410传送对应于已缩放的像素的图像。显示控制器150也可以向显示器410传送经相机接口 160处理的图像。相机接口 160可以从相机500接收数据并处理数据。例如，相机接口 160可以使用相机串行接口(CSI)接收数据。理解的是，上面仅仅是一个举例说明的实施例，所公开的主题不限于此。
[0049]用户接口 170可以处理从用户输入装置420接收到的用户数据(或用户输入)，并可以向总线101传送处理后的数据。在一些实施例中，用户输入装置420可以作为例如触摸屏面板或声音识别装置来实现。理解的是，上面仅仅是几个举例说明的示例，所公开的主题不限于此。
[0050]存储器300可以包括易失性存储器、非易失性存储器或它们的组合。易失性存储器可以包括随机存取存储器(RAM)、动态RAM (DRAM)或静态RAM (SRAM)。非易失性存储器可以包括电可擦可编程只读存储器(EEPR0M)、闪存、磁性RAM(MRAM)、自旋转移力矩MRAM、铁电RAM (FeRAM)、相变RAM (PRAM)或电阻式RAM (RRAM)。存储器300可以被实现为硬盘驱动(HDD)、智能卡、安全数字(SD)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、完美页面NAND (perfect page NAND, PPN)、通用闪存(UFS)、固态驱动(SSD)或嵌入式 SSD (eSSD)。理解的是，上面仅仅是一些举例说明的示例，所公开的主题不限于此。
[0051]显示器410可以在显示控制器150的控制下显示图像。显示器410可以包括平板显示器，例如，薄膜晶体管-液晶显示器(TFT-1XD)、发光二极管(LED)显示器、有机LED(OLED)显示器、有源矩阵OLED(AMOLED)显示器、柔性显示器或透明显示器。理解的是，上面仅仅是几个举例说明的示例，所公开的主题不限于此。
[0052]在各个实施例中，相机500可以作为包括互补金属-氧化物半导体(CMOS)图像传感器的相机模块来实现。理解的是，上面仅仅是一个举例说明的示例，所公开的主题不限于此。
[0053]图2是根据所公开主题的一些实施例的硬件缩放器140A和数据存储装置130A的框图。
[0054]参照图2，硬件缩放器140A可以包括垂直缩放器141A、行存储器143、分析器145A和水平缩放器147A。为了便于描述，在图2中与硬件缩放器140A—起示出了 CPU 110A、DMA控制器120和存储器300。CPU 110A是图1中示出的CPU 110的示例，数据存储装置130A是图1中示出的数据存储装置130的示例，硬件缩放器140A是图1中示出的缩放器140的示例。
[0055]在各个实施例中，垂直缩放器141A的一部分可以用作共享电路，垂直缩放器141A的剩余部分可以用作专用电路。在一些实施例中，行存储器143和分析器145A可以用作共享电路。
[0056]数据存储装置130A可以包括第一数据存储装置130-1和第二数据存储装置130-2。第一数据存储装置130-1可以作为第一 SFR (或SFR1) 130-1来实现，第二数据存储装置130-2可以作为第二 SFR(或SFR2) 130-2来实现。理解的是，上面仅仅是一个举例说明的示例，所公开的主题不限于此。
[0057]CPU 110A可以在第一 SFR 130-1中存储有关多种缩放技术(或多类缩放技术)的数据，其中，所述多种缩放技术(或多类缩放技术)会被硬件缩放器140A使用。另外，CPU110可以在第二 SFR 130-2中存储指不是否米用缩放器140A或者缩放器140A是在自适应变化模式下操作还是在无变化模式下操作的数据。在各个其他实施例中，CPU 110A可以通过其他存储介质存储数据。
[0058]图3是存储在图2中示出的第一 SFR 130-1中的数据的示图。图4是存储在图2中示出的第二 SFR 130-2中的数据的示图。例如，当(由图4示出的)第二 SFR 130-2中通过CPU 110A设置的数据为“0”时，分析器145A会输出指令(或指示)缩放器141A和147A使用与(由图3示出的)第一 SFR 130-1中设置的数据对应的缩放技术的选择信号(SEL)。在各个实施例中，选择信号SEL可以包括一个或更多个信号或比特。
[0059]在示出的实施例中，缩放器140A可以被配置成采用四种可能的缩放技术(例如，技术1、技术2、技术3、技术4等)中的一种。CPU 110A可以确定采用或使用哪种技术来缩放。CPU 110A可以在如图3所示的第一 SFR 130-1中存储这个确定结果。同样的，CPU110A可以通过第二 SFR 130-2来指示将采用固定的技术中的一种。
[0060]在另一个实施例中，可以采用自适应技术(例如，SFR 130-2值为“1”)。下面更加详细地描述这个自适应技术。
[0061]图6是在图2中示出的垂直缩放器141A和水平缩放器147A的详细框图。为了便于描述，假设在图3和图4中示出的实施例中，第一 SFR 130-1中可以存储四种类型的数据，垂直缩放器141A可以包括四个系数计算器141-2至141-5，水平缩放器147A可以包括四个系数计算器147-2至147-5。然而，所公开的主题不受限于可存储在第一 SFR 130-1中的数据类型、垂直缩放器141A中包括的系数计算器的数量和/或水平缩放器147A中包括的系数计算器的数量。
[0062]每对系数计算器141-2 和 147-2、141-3 和 147-3、141-4 和 147-4、141-5 和 147-5可以用作用于执行相应技术的专用电路。例如，当第一 SFR 130-1中存储的数据是“00”并且第二 SFR 130-2中存储的数据是“0”时，缩放器141A和147A使用图6中示出的第一系数计算器(系数计算器1) 141-2和147-2产生的系数而垂直地且水平地缩放像素。在这样的实施例中，硬件缩放器140A在单个帧期间使用第一缩放技术垂直地且水平地缩放像素。第一系数计算器141-2和147-2可以形成专用电路以执行第一缩放技术。
[0063]在所示的实施例中，当第一 SFR 130-1中存储的数据是“01”且第二 SFR 130-2中存储的数据是“0”时，缩放器141A和147A使用图6中示出的第二系数计算器(系数计算器2) 141-3和147-3产生的系数而垂直地且水平地缩放像素。在这个实施例中，硬件缩放器140A在单个帧期间使用第二缩放技术垂直地且水平地缩放像素。第二系数计算器141-3和147-3可以形成专用电路以执行第二缩放技术。
[0064]在所示的实施例中，当第一 SFR 130-1中存储的数据是“ 10”且第二 SFR 130-2中存储的数据是“0”时，缩放器141A和147A使用图6中示出的第三系数计算器(系数计算器3) 141-4和147-4产生的系数而垂直地且水平地缩放像素。在这个实施例中，硬件缩放器140A在单个帧期间使用第三缩放技术垂直地且水平地缩放像素。第三系数计算器141-4和147-4可以形成专用电路以执行第三缩放技术。
[0065]在所示的实施例中，当第一 SFR 130-1中存储的数据是“ 11”且第二 SFR 130-2中存储的数据是“0”时，缩放器141A和147A使用图6中示出的第四系数计算器(系数计算器4) 141-5和147-5产生的系数而垂直地且水平地缩放像素。在这个实施例中，硬件缩放器140A在单个帧期间使用第四缩放技术垂直地且水平地缩放像素。第四系数计算器141-5和147-5可以形成专用电路以执行第四缩放技术。如上所述，当第二 SFR 130-2中存储的数据是“0”时，用作共享电路的分析器145A不对行存储器143中存储的像素的图案进行分析。
[0066]然而，当第二 SFR 130-2中存储的数据是“1”时，分析器145A对存储在行存储器143中的像素的图案进行分析并根据分析结果而产生选择信号SEL。例如，当第一 SFR130-1中存储的数据是“00”、“01”、“10”和“11”且第二 SFR 130-2中存储的数据是“1”时，分析器145A对存储在行存储器143中的像素的图案进行分析并根据分析结果而产生选择信号SEL。因此，缩放器141A和147A中的每个基于选择信号SEL而从四个系数计算器141-2至141-5或141-2至141-5之中选择一个。
[0067]在下文中，在假定第一 SFR 130-1中存储的数据等于“00”、“01”、“10”或“11”并且第二 SFR 130-2中存储的数据是“1”的情况下，将参照图1、图2、图3、图4、图5、图6和图7对数据处理系统100的局部100A的操作进行详细描述。当这里的示例论述2比特或4种技术的SFR 130-1时，理解的是，上述仅仅是几个举例说明的示例