盘电路输出的状态信号有 4位，因此，第一移位寄存器100、第二移位寄存器200都为4位二进制移位寄存器，其中，第一 移位寄存器100具有并行输入、并行输出和串行输出功能，第二移位寄存器200具有串行输 入、并行输出功能;第一移位寄存器1〇〇的4个并行输入端L0~L3依次连接至11、12、13、14， 第二移位寄存器200的串行输入端D2连接至第一移位寄存器100的串行输出端Q13。第一移 位寄存器100、第二移位寄存器200的移位脉冲输入端CLK1、CLK2均连接至移位脉冲CP2，第 一移位寄存器100的预置脉冲输入端CLK0连接至扫描脉冲CP1。
[0036] 状态码寄存器500要求寄存8位二进制数据，其8位数据输入端D57~D50中的4位连 接至第一移位寄存器100的并行输出端Q13~Q10,另外4位连接至第二移位寄存器200的并 行输出端Q23~Q20;实施例中，D57~D54连接至Q23~Q20，D53~D50连接至Q13~Q10。状态 码寄存器500的接收脉冲输入端CLK5连接至扫描脉冲CP1。
[0037] 编码器300的8个输入端A7~A0连接至状态码寄存器500的8个数据输出端Q57~ Q50。编码器300输出经过扫描编码确定的4位二进制键号。
[0038]图3实施例中，第二移位寄存器200可以选择由各种中规模集成移位寄存器组成， 或者由边沿触发器组成；由边沿触发器组成第二移位寄存器200时，优选由边沿触发的D触 发器组成。状态码寄存器500由边沿触发器组成，优选由边沿触发的D触发器组成，例如，选 择双D触发器CD4013，或者4D触发器74HC175，或者8D触发器74HC273组成。
[0039]图4是本发明实施例的第一移位寄存器100的电路图，由4个置位、复位功能均高电 平有效的D触发器101~104、8个或非门105~112组成。实施例中，D触发器101~104选择双D 触发器⑶4013,其触发脉冲上升沿有效。扫描脉冲CP1通过8个或非门105~112控制D触发器 101~104的置位、复位功能。以D触发器101为例，扫描脉冲CP1为高电平时，或非门105、或非 门106输出低电平，D触发器101的置位、复位功能无效;扫描脉冲CP1为低电平且L0 = 0时，或 非门105的输出为II，或非门106的输出为L0，即D触发器101的置位功能无效、复位功能有 效，使Ql〇 = 〇;扫描脉冲CP1为低电平且L0=1时，或非门105的输出为Ε?，或非门106的输出 为L0，即D触发器101的置位功能有效、复位功能无效，使Q10 = UD触发器102~104的工作原 理与D触发器101-样，当扫描脉冲CP1为低电平时，Q10 = L0，Qll=Ll，Q12 = L2，Q13 = L3;i 扫描脉冲CP1为高电平时，由于D触发器101~104的触发脉冲输入端CLK10、CLK11、CLK12、 CLK13均连接至CP2，因此，在每个移位脉冲CP2的上升沿，第一移位寄存器100移一次位，即 Q13 = Q12，Q12 = Q11，Q11=Q10，Q10 = 0。
[0040]图3实施例中，编码器300为只读存储器。只读存储器的地址输入端A7~A0为编码 器300的输入端，只读存储器的数据输出端D3~D0为编码器300的编码输出端C3~C0。
[0041 ]独立式键盘扫描电路的扫描编码方法及工作原理如下：
[0042] 扫描编码电路在扫描脉冲CP1、移位脉冲CP2的控制下工作，相关的脉冲时序如图5 所示。
[0043] 实施例中CP1、CP2的时序满足以下要求：扫描脉冲CP1为移位脉冲CP2的4分频信 号，且为正窄脉冲或者负窄脉冲并处于移位脉冲CP2控制的前后二次移位动作之间。独立式 键盘电路输出的状态信号为N位时，扫描脉冲CP1为移位脉冲CP2的N分频信号。
[0044]图6是本发明实施例的脉冲电路原理图，由振荡器801、分频器802、单稳态发生器 803组成。图5中的CP2脉冲由振荡器产生，CP2送至分频器802进行4分频，分频器802的输出 送至单稳态发生器803的输入，单稳态发生器803输出CP1脉冲。
[0045] 振荡器801为多谐振荡器。扫描脉冲CP1的周期为20~100ms<XPl、CP2也可以由独 立式键盘扫描电路之外的电路或者装置提供。
[0046]第一移位寄存器100在扫描脉冲CP1的控制下，对独立式键盘400输出的状态信号 11、12、13、14进行数据锁存，此时第一移位寄存器100的输出称为现态键值;第二移位寄存 器200在上一周期经由4个CP2脉冲的控制，将上一周期扫描脉冲CP1锁存至第一移位寄存器 100的输出移位到第二移位寄存器200输出端，因此，此时第二移位寄存器200的输出称为前 态键值。
[0047] 扫描脉冲CP1将第一移位寄存器100输出的现态键值、第二移位寄存器200输出的 前态键值锁存在状态码寄存器500的输出端，状态码寄存器500的输出同样为前态键值与现 态键值。
[0048] 第一移位寄存器100、第二移位寄存器200的移位在移位脉冲CP2的同一边沿进行。 实施例中，第一移位寄存器100、第二移位寄存器200同时在移位脉冲CP2的上升沿移位。
[0049] 扫描脉冲CP1为正窄脉冲时，其上升沿为前沿，下降沿为后沿;扫描脉冲CP1为负窄 脉冲时，其下降沿为前沿，上升沿为后沿。
[0050] 第一移位寄存器100、第二移位寄存器200同时在移位脉冲CP2的上升沿移位时，扫 描脉冲CP1的前沿与后沿处于前后两个移位脉冲CP2的上升沿之间，如图5所示，扫描脉冲 CP1为负窄脉冲，CP1的每个负窄脉冲的前沿(下降沿)处于移位脉冲CP2的下降沿处，该负窄 脉冲的后沿(上升沿）由单稳态发生器803控制，处于下一个移位脉冲CP2上升沿的前面，控 制扫描脉冲CP1的前沿与后沿处在前后两个移位脉冲CP2的上升沿之间；第一移位寄存器 100、第二移位寄存器200同时在移位脉冲CP2的下降沿移位时，扫描脉冲CP1的前沿与后沿 处于前后两个移位脉冲CP2的下降沿之间。
[0051]第一移位寄存器100的预置脉冲为边沿有效且扫描脉冲CP1为正窄脉冲时，要求第 一移位寄存器100的预置脉冲为上升沿有效，状态码寄存器500的接收脉冲为下降沿有效； 第一移位寄存器100的预置脉冲为边沿有效且扫描脉冲CP1为负窄脉冲时，要求第一移位寄 存器100的预置脉冲为下降沿有效，状态码寄存器500的接收脉冲为上升沿有效。第一移位 寄存器100的预置脉冲为高电平有效时，要求扫描脉冲CP1为正窄脉冲，状态码寄存器500的 接收脉冲为下降沿有效；第一移位寄存器100的预置脉冲为低电平有效时，要求扫描脉冲 CP1为负窄脉冲，状态码寄存器500的接收脉冲为上升沿有效。实施例中，第一移位寄存器 100的预置脉冲为低电平有效，所以扫描脉冲CP1为负窄脉冲，状态码寄存器500的接收脉冲 为上升沿有效。
[0052]实施例中，状态码寄存器500数据输出端输出的4位现态键值和4位前态键值共同 组成8位状态码。所述的8位状态码用于识别独立式键盘的当前状态和操作状态。例如，本实 施例中，无键按下的状态码是11111111 ;S1键单键按下操作的状态码是11111110 ;S1键单键 按下且维持的状态码是11101110 ;S1键单键释放操作的状态码是11101111 ;S2键单键按下 操作的状态码是111 11101 ;S4键单键按下操作的状态码是11110111 ;S2+S1组合操作的S1按 下操作，表示先按下S2后，在S2维持按下的状态再按下S1的操作，