技术特征：
技术总结
本发明涉及一种读写SRAM的电路及SRAM数据访问方法。该电路包括：地址/数据控制模块、地址移位链、数据移位链及SRAM存储器阵列，地址/数据控制模块接收时钟信号和串行数据，用于在时钟信号内对串行数据进行译码并输出移位指令；地址移位链连接至地址/数据控制模块，用于接收地址/数据控制模块的移位指令进行地址移位操作；数据移位链连接至地址/数据控制模块，用于接收所述地址/数据控制模块的移位使能信号进行数据移位操作或用于传输SRAM存储器的串行数据；SRAM存储器阵列分别连接至地址移位链和数据移位链。本发明的读写控制信号的产生是通过指令译码完成，电路中采用同一时钟域多级寄存器流水的方式实现，提高电路工作频率。
技术研发人员：王黎明;古生霖;贾红;韦嶔;程显志;陈维新
受保护的技术使用者：西安智多晶微电子有限公司
技术研发日：2017.12.29
技术公布日：2018.05.18