非易失性存储器中的重组循环和跳过循环的制作方法
【专利说明】非易失性存储器中的重组循环和跳过循环
[0001 ]优先权要求
[0002]本申请要求由Balakrishnan于2013年10月16日提交的题为“Regrouping andSkipping Cycles in Non-Volatile Memory” 的美国临时专利申请N0.61/891，771 的优先权，其全部内容通过引用并入本文中。
【背景技术】
[0003]本公开内容涉及用于非易失性存储装置的技术。
[0004]半导体存储器变得更广泛地用在各种电子装置中。例如，在蜂窝电话、数字摄像装置、个人数字助理、移动计算装置、非移动计算装置以及其他装置中使用非易失性半导体存储器。当在消费性电子装置中使用半导体存储器时，理想的是将半导体存储器所使用的电力量最小化，以便节约使用主机电子装置(host electronic device)的电池。此外，消费者通常希望半导体存储器以足够的速度运行，使得存储器不会减慢主机电子装置的操作。
【附图说明】
[0005]图1是非易失性存储器系统的一个实施方式的框图。
[0006]图2是存储器单元的一个实施方式的简化透视图。
[0007]图3是描绘了可逆电阻切换元件的1-V特性的曲线图。
[0008]图4A是三维存储器阵列的一个实施方式的一部分的简化透视图。
[0009]图4B是三维存储器阵列的一个实施方式的一部分的简化透视图。
[0010]图5A描绘了存储器系统的顶视图。
[0011]图5B描绘了三维存储器的一个实施方式的层的子集。
[0012]图6描绘了存储器阵列的构造的一个示例。
[0013]图7描绘了存储器阵列的两个条的结构的一个实施方式。
[0014]图8描绘了盘位(bay)的一个实施方式。
[0015]图9是数据线和用于经由数据线连接位线与列控制电路的选择电路的一个实施方式的示意图。
[0016]图10是选择电路的一个实施方式的示意图。
[0017]图11是复用器电路的一个实施方式的示意图。
[0018]图12是描述盘位和列架构的非易失性存储器阵列的一部分的框图。
[0019]图13是描绘具有针对盘位组的列地址选择线的盘位和列架构的框图。
[0020]图14是描述将盘位划分成盘位组的示例的表。
[0021]图15是描述对多个盘位组进行跳过评估的示例的表。
[0022]图16是描述对跨盘位组的多个列进行跳过评估的示例的表。
[0023]图17是描述根据一个实施方式对盘位进行跳过评估和重组的表。
[0024]图18是将根据一个实施方式的跳过评估和重组与关于不跳过的技术和关于跳过而不重组的技术进行比较的表。
[0025]图19是将使用用于列跳过的单独的列寻址与关于不跳过的技术和关于在针对所有盘位使用共同列地址进行跳过的技术进行比较的表。
[0026]图20A和20B是描绘在多个列地址循环期间对针对盘位组的不同盘位的单独的列地址进行选择的框图。
[0027]图21是描述根据一个实施方式的用于对用于编程的跳过信息进行评估的处理的流程图。
[0028]图22是描述根据一个实施方式的用于对盘位跳过进行评估和重组盘位的处理的流程图。
[0029]图23是描述在列地址循环期间使用单独的列寻址来选择多个列地址进行编程的处理的流程图。
[0030]图24是描述根据一个实施方式的使用盘位重组和单独的列寻址来进行编程的处理的流程图。
【具体实施方式】
[0031]所公开的技术涉及非易失性存储器，该非易失性存储器利用多个编程循环来将成单位的数据例如数据的逻辑页写入非易失性存储器阵列。许多非易失性存储器阵列利用包括存储器阵列内的多个存储器单元块的盘位。每个盘位可以包括被盘位内的所有块共享的灵敏放大器集合。可以使用共同盘位地址(BAD)将盘位合并到被选择用于编程的组中，以针对BAD循环选择BAD组。存储器单元还可以被划分成跨多个盘位的列。每个盘位包括来自列中的每个列的存储器单元的子集。在BAD循环内，使用多个列地址(CAD)循环。CAD用于在CAD循环期间选择一列存储器单元进行编程。
[0032]—个实施方式中的非易失性存储器系统在将用户数据写入之前对用户数据进行评估，以确定是否可以跳过对与写入操作对应的盘位地址的编程。系统将针对写入请求的用户数据与从阵列读取的存储器数据进行比较，以确定是否可以跳过对与写入操作对应的特定的位或存储器单元的编程。可以在初始写入操作之前和/或在未成功的编程迭代之后的重试请求之前执行跳过分析。作为盘位地址跳过分析的一部分，系统可以首先确定是否可以跳过对盘位组的初始集合的编程。如果不可以跳过盘位组，则系统确定该盘位组是否包括可以跳过的任何单独的盘位。然后，系统将要被编程的单独的盘位重组成新的盘位组，新的盘位组使编程期间所使用的BAD循环的数量最小化。
[0033]—个实施方式中的非易失性存储器针对盘位组内的多个盘位利用独立的列寻址。独立的列寻址使得系统能够在列地址循环期间向盘位组内的单独的盘位提供分离的列地址。首先，系统可以确定是否可以跳过对包括跨盘位组的存储器单元列的特定列地址的编程。如果不可以跳过列地址，则系统确定是否可以跳过每个盘位处的该列的存储器单元的子集。然后，系统可以在共同列地址循环期间将用于编程的来自不同列的存储器单元的子集组合。在列地址循环期间，系统向盘位提供分离的列地址，以在每个盘位内选择不同的列来进行编程。通过在单个列地址循环期间对多个列地址同时进行编程，系统可能能够跳过针对一些列地址循环的编程。因此，在该列的所有位通过验证时系统可以跳过整个列地址，并且在特定盘位处的列的所有位通过验证时系统可以跳过对列的子集的编程。
[0034]图1是描绘了存储器系统100的一个示例的框图，其可以用于实现所公开的技术的实施方式。存储器系统100包括存储器阵列102，存储器阵列102可以是存储器单元的二维或三维阵列。在一个实施方式中，存储器阵列102是单片式三维存储器阵列。存储器阵列102的阵列端子线包括被构造成行的各层字线以及被构造成列的各层位线。然而，也可以实现其他定向。
[0035]单片式三维存储器阵列是以下存储器阵列:其中，多个存储器级形成在单个衬底(诸如晶片)之上而没有中间衬底。形成一个存储器级的层直接淀积或生长在现有的一个或多个级的层上方。作为对比，如Leedy的美国专利N0.5，915，167 “Three Dimens1nalStructure Memory”中那样，通过在分离的衬底上形成存储器级并且将存储器级粘附在彼此顶部来构建堆叠式存储器。可以在接合之前使衬底变薄或者将其从存储器级移除，但是由于存储器级最初形成在分离的衬底上方，所以这样的存储器并非真正的单片式三维存储器阵列。
[0036]存储器系统100包括行控制电路120，行控制电路120的输出端108连接至存储器阵列102的相应的字线。针对该文献的目的，连接可以是直接连接或间接连接(例如，经由一个或多个其他部件)。行控制电路120从系统控制逻辑电路130接收一组行地址信号以及一个或多个各种控制信号，并且通常可以包括诸如行解码器122、阵列驱动器124和块选择电路126的电路以进行读取操作和编程操作二者。
[0037]存储器系统100还包括列控制电路110，列控制电路110的输入端/输出端106连接至存储器阵列102的相应的位线。列控制电路110从系统控制逻辑130接收一组列地址信号以及一个或多个各种控制信号，并且通常可以包括诸如列解码器112、驱动器电路114、块选择电路116以及灵敏放大器118的电路。在一个实施方式中，灵敏放大器118向位线提供信号并且感测位线上的信号。可以使用本领域已知的各种灵敏放大器。
[0038]系统控制逻辑130从控制器134接收数据和命令，并且向控制器134提供输出数据。控制器134与主机进行通信。系统控制逻辑130可以包括一个或多个状态机131、页寄存器133以及用于控制存储器系统100的操作的其他控制逻辑。在其他实施方式中，系统控制逻辑130直接从主机接收数据和命令并且向该主机提供输出数据，这是因为系统控制逻辑130包括控制器的功能。
[0039]在一个实施方式中，系统控制逻辑130、列控制电路110、行控制电路120以及存储器阵列102形成在同一集成电路上。例如，系统控制逻辑130、列控制电路110和行控制电路120可以形成在衬底的表面上，并且存储器阵列102是形成在衬底之上(并且因此形成在系统控制逻辑130、列控制电路110和行控制电路120中的全部或部分之上)的单片式三维存储器阵列。在一些情况下，控制电路的一部分可以与存储器阵列中的部分形成在相同层上。控制器134可以与图1中描绘的其他部件位于同一衬底或不同衬底上。控制器134、系统控制逻辑130、列控制电路110、列解码器112、驱动器电路114、块选择116、灵敏放大器118、行控制电路120、行解码器122、阵列驱动器124和/或块选择126可以独立地或以任何组合的形式被视为控制电路或者一个或多个控制电路。
[0040]存储器阵列102包括多个存储器单元。在一个实施方式中，每个存储器单元包括导引元件(例如，二极管)和电阻元件。在一种示例实现方式中，存储器单元可以是这样的:其可以被编程一次和读取多次。一个示例存储器单元包括形成在上部导体与下部导体之间的交叉处的层的柱(pillar)。在一个实施方式中，该柱包括诸如二极管的导引元件，该导引元件与诸如反熔丝层的状态改变元件串联连接。当反熔丝层完整时，单元在电学上是开路。当反熔丝层被破坏时，单元在电学上是与被破坏的反熔丝层的电阻串联的二极管。
[0041 ]在另一实施方式中，存储器单元是可重写的。例如，可重写的非易失性存储器单元可以包括以串联方式或以其他方式与可逆电阻切换元件耦接的二极管或其他选择装置。可逆电阻切换元件包括电阻可以在两种或更多种状态之间可逆地切换的可逆电阻切换材料。例如，可逆电阻切换材料可以在制造时处于初始高电阻状态，在施加第一电压和/或电流时可切换至低电阻状态。施加第二电压和/或电流可以使可逆电阻切换材料返回至高电阻状态。替选地，可逆电阻切换元件可以在制造时处于初始低电阻状态，当施加(一个或多个)适当电压和/或电流时能够可逆地变换至高电阻状态。一种电阻状态可以表示二进制数“O”而另一电阻状态可以表示二进制数“I”。可以使用多于两种的数据/电阻状态，以使得存储器单元存储两位或更多位数据。在一个实施方式中，将电阻从高电阻状态切换至低电阻状态的处理称为设置(SET)操作。将电阻从低电阻状态切换至高电阻状态的处理称为重置(RESET)操作。高电阻状态与二进制数据“O”相关联，而低电阻状态与二进制数据“I”相关联。在其他实施方式中，可以对设置和重置以及/或者数据编码进行互换。在一些实施方式中，第一次设置电阻切换元件需要比正常电压更高的电压，并且被称为形成(FR0MING)操作。
[0042]图2是存储器单元150的一个示例的简化透视图，该存储器单元150包括串联耦接并位于第一导体166与第二导体168之间的可逆电阻切换元件162、导引元件164和阻挡(barrier) 165。可逆电阻切换元件162包括电阻可以在两种或更多种状态之间可逆地切换的可逆电阻切换材料170。在一些实施方式中，可逆电阻切换材料170可以由金属氧化物形成。
[0043]可以使用各种不同的金属氧化物。在一个示例中，使用氧化镍。在一个实施方式中，可逆电阻切换材料170包括通过选择性地淀积镍、然后使镍层氧化而形成的氧化镍层的至少一部分。在其他实施方式中，可以选择性地淀积氧化镍本身。在其他实施方式中，可以使用包含給的前体(precursor)、通过原子层淀积工艺来淀积氧化給。可以选择性地淀积其他材料，然后在需要时使其退火和/或氧化，以形成用在存储器单元中的可逆电阻切换材料。例如，可以诸如通过电镀来选择性地淀积Nb、Ta、V、Al、T1、Co、钴镍合金等的层并使其氧化以形成可逆电阻切换材料。
[0044]另一可变电阻材料是例如在Rose等人的美国专利N0.5，541，869中描述的掺杂有V、Co、N1、Pd、Fe或Mn的无定形娃。Ignatiev等人在美国专利N0.6,473,332号中教示了另一类材料:钙钛矿材料，诸如Pr1-XCaxMnO3 (PCMO)、La1-XCaxMnO3(LCMO)、LaSrMnO3(LSMO)或GdBaCoxOY(GBCO)。该可变电阻材料的另一选择是Jacobson等人在美国专利N0.6，072，716号中教示的碳聚合物薄膜，该碳聚合物薄膜包括例如混合在塑料聚合物中的炭黑微粒或石墨。另一示例是使用碳纳米管作为可逆电阻切换材料。
[0045]Campbell等人在美国专利申请2003/0045054中以及Campbell在美国专利申请2003/0047765中教示了另一种材料。该材料是分子式为AxBy的掺杂硫属化合物玻璃，其中A包括元素周期表中的 IIIA 族(8、厶1、6&、111、1^)、1￥厶族((:、31、66、311、？13)、￥厶族0^8、313、Bi)或VIIA族(F、Cl、Br、1、At)中的至少一种元素，其中B选自S、Se、Te及其混合物。掺杂剂选自贵金属和过渡金属，包括Ag、Au、Pt、Cu、Cd、Ir、Ru、Co、Cr、Mn或Ni。
[0046]可逆电阻切换元件162包括电极172和电极174。电极172位于可逆电阻切换材料170与导体168之间。在一个实施方式中，电极172由铂制成。电极174位于可逆电阻切换材料170与导引元件164之间。在一个实施方式中，电极174由氮化钛制成，并用作阻挡层。在另一实施方式中，电极174是η+掺杂多晶硅，电阻切换材料170是氧化铪以及电极172是氮化钛。
[0047]导引元件164可以是二极管或者是其他适合的导引元件，其通过选择性地限制可逆电阻切换元件162两端的电压或流经可逆电阻切换元件162的电流来展现非欧姆传导(non-ohmic conduct1n)。以这种方式，存储器单元150可以用作二维或三维存储器阵列的一部分并且数据可以在不影响阵列中的其他存储器单元的状态的情况下被写入存储器单元150或者从存储器单元150读取。导引元件164可以包括任何适合的二极管，诸如竖直的多晶p-n或p-1-n 二极管，无论是η区在P区之上的向上指向的二极管还是ρ区在η区之上的向下指向的二极管。
[0048]在一些实施方式中，导引元件164可以是由多