具有埋入式电路的封装基材的制作方法

本发明涉及一种封装基材，特别涉及一种具有埋入式电路的封装基材，该些埋入式电路具有一个顶表面，该顶表面与介电层的顶表面呈共平面。

背景技术：

如图1所示，美国专利us9,287,250b2公开了一种用于芯片的封装基材，核心基材30配置在中间，顶部阻焊层70f配置在封装基材的顶侧上，底部阻焊层70s配置在封装基材的底侧上。第一电路层158fa埋设在介电层150fb中。第二电路层58s埋设在介电层150sa中。请注意埋入式电路158fa的电路158fa厚度和介电层150fb的厚度的关系，介电层150fb的厚度远大于电路158fa的厚度。类似地，介电层150sa的厚度远大于电路58s的厚度。

随着半导体工业中半导体芯片封装技术的快速发展，半导体芯片的封装密度的需求越来越高。如图1所示用于芯片的封装基材使用了较厚的介电层，例如核心基材30，大量占据了基材的空间高度。如果电路顶表面上方的介电层可以变薄或是消除，则在厚度方向上提高半导体芯片封装的密度，将是非常有帮助的。

技术实现要素：

针对现有技术的上述不足，根据本发明的实施例，希望提供一种厚度较薄、在厚度方向上提高半导体芯片封装的密度，适合半导体封装技术的较高密度封装要求的封装基材。

根据实施例，本发明提供的一种具有埋入式电路的封装基材，包括第一重新分布层；所述第一重新分布层包括第一介电层和埋设在第一介电层中的第一电路，其特征是，所述第一电路具有顶表面，与第一介电层的顶表面共平面。

根据一个实施例，本发明前述具有埋入式电路的封装基材中，所述第一电路具有底表面，与所述第一介电层的底表面共平面。

根据一个实施例，本发明前述具有埋入式电路的封装基材中，还包括第二重新分布层，第二重新分布层配置在所述第一重新分布层的底侧；所述第二重新分布层包括第二介电层和埋设在第二介电层中的第二电路；所述第二电路电性耦合到所述第一电路。

根据一个实施例，本发明前述具有埋入式电路的封装基材中，还包括至少一芯片，配置于该第一电路的上侧。

根据一个实施例，本发明前述具有埋入式电路的封装基材中，还包括多个焊锡球，配置于该第二电路的底侧。

根据一个实施例，本发明前述具有埋入式电路的封装基材中，还包括第三重新分布层，所述第三重新分布层包括第三介电层和埋设在第三介电层中的第三电路；所述第三电路具有顶表面，与第三介电层的顶表面共平面；所述第三电路电性耦合到所述第二电路。

根据一个实施例，本发明前述具有埋入式电路的封装基材中，所述第三电路具有底表面，与第三介电层的底表面共平面。

根据一个实施例，本发明前述具有埋入式电路的封装基材中，还包括至少一芯片，设置于该第三电路的底侧。

根据一个实施例，本发明前述具有埋入式电路的封装基材中，所述第二重新分布层具有延伸超出所述第一重新分布层和所述第三重新分布层之一的横向侧的延伸部分；至少一个金属焊垫，暴露在所述延伸部分的顶侧或是底侧。

根据一个实施例，本发明前述具有埋入式电路的封装基材中，还包括封装胶体，封装所述第一重新分布层的周边；所述第二重新分布层设置于所述封装胶体与所述第一重新分布层的底面；所述封装胶体的底面接触于所述第二介电层的顶面。

相对于现有技术，本发明提供的具有埋入式电路的封装基材，具有埋设在介电层中的电路，并且该电路的厚度等于埋设该电路的介电层的厚度。本发明提供的具有埋入式电路的封装基材厚度较薄，适合于用于半导体封装技术的较高密度封装要求。

附图说明

图1是现有技术中用于芯片的封装基材的结构示意图。

图2a～2b是本发明的第一实施例的结构示意图。

图3a～6b显示本发明第一实施例的制造方法。

图7是本发明的第二实施例的结构示意图。

图8a～8b显示本发明第二个实施例的制造方法。

图9是本发明第三实施例的结构示意图。

图10a～12b显示本发明第三实施例的制造方法。

其中：11c、13c、21c、31c、61c、63c、71c为电路；111、112、115为芯片；12d、14d、62d为非感光介电层；12v、14v、21v、32v、61v、62v、71v为金属通路；11d、13d、31d、33d、61d、63d、71d为光敏介电层；13、15p、25p、71p、72p为开口；14v为纵向导通金属；15、25为介电层；211、212为金属焊垫；26为焊锡球；28为延伸部；282为金属焊垫；600为封装基材单元；68为封装胶体。

具体实施方式

下面结合附图和具体实施例，进一步阐述本发明。这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明记载的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等效变化和修改同样落入本发明权利要求所限定的范围。

图2a～2b显示本发明的第一实施例。

如图2a所示，本发明的第一实施例提供的具有埋入式电路的封装基材，其包括第一重新分布层rdl1。第一重新分布层rdl1包括埋设在第一介电层11d中的第一电路11c。多个第一纵向导通金属12v电性耦合相邻的上下层电路层。第一电路11c的厚度等于第一介电层11d的厚度。多个第一纵向导通金属12v埋设在第二介电层12d中；多个第一纵向导通金属12v被配置在第一电路11c的底侧上。

第一重新分布层rdl1还包括埋设在第二介电层13d中的第二电路13c。多个纵向导通金属14v电性耦合相邻的上下层电路层。第二电路13c的厚度等于介电层13d的厚度。多个纵向导通金属14v埋设在介电层14d中；多个纵向导通金属14v被配置在第二电路13c的底侧上。

第一电路11c具有顶表面和底表面；顶表面与第一介电层11d的顶表面共平面，并且底表面与第一介电层11d的底表面共平面。

第二重新分布层rdl2配置在第一重新分布层rdl1的底侧上；第二重新分布层rdl2包括埋设在介电层21d中的至少一层第二电路21c。多个纵向导通金属21v电性耦合相邻的上下层电路层；第二重新分布层rdl2的第二电路21c电性耦合到第一重新分布层rdl1的第一电路11c；并且第二电路21c从第一电路11c的底侧向下扇出，使得第二纵向导通金属21v的密度小于第一纵向导通金属12v、14v的密度。每个第二电路21c的线宽大于每个第一电路11c的线宽。

至少一个芯片配置在第一电路11c的顶侧上，多个焊锡球26配置在第二电路21c的底侧上。

图2b显示电路埋设状态的3d视图。图2b显示多个电路11c，每个电路11c具有顶表面与介电层11d的顶表面共平面；每个电路11c具有底表面与介电层11d的底表面共平面。多个纵向导通金属12v穿过介电层12d，导通上下相邻层的电路层。

图3a～6b显示本发明第一实施例的制造方法。

如图3a所示，制作第二重新分布层rdl2。所述第二重新分布层rdl2具有埋设在介电层21d中的至少一个电路21c。电路21c具有多个顶部金属焊垫211和多个底部金属焊垫212；多个纵向导通金属21v电性耦合相邻的上下层电路层。介电层25配置在第二重新分布层rdl2的底侧上。

如图3b所示，在第二重新分布层rdl2的顶侧上施加非光敏介电层14d；以及在非光敏介电层14d的顶侧上施加光敏介电层13d。

如图3c所示，图案化光敏介电层13d以形成多个开口13；底部的非光敏介电层14d用作蚀刻停止层(etchstopper)。

如图4a所示，对介电层14d进行激光钻孔(laserdrilling)来形成多个第二开口14；第二开口14暴露对应的下层金属焊垫211。

如图4b所示，金属填充，形成电路13c和多个纵向导通金属14v。

如图5a所示，如果需要，可以利用相似的工艺，在电路13c的顶侧上再形成一层电路11c和多个纵向导通金属12v。

如图5b所示，在电路11c的顶侧上施加顶部介电层15。

如图6a所示，在顶部介电层15的顶侧上形成多个顶部开口15p，暴露对应的下层金属焊垫；以及在底部介电层25的底侧上形成多个底部开口25p，暴露对应的上层金属焊垫。

如图6b所示，在电路11c的顶侧上安装至少一个芯片111，并且在底部金属焊垫212的底侧上种植多个焊锡球26。

图7显示本发明的第二实施例。

如图7所示，制作第三重新分布层rdl3于第二重新分布层rdl2的底侧。第三重新分布层rdl3具有埋设在介电层31d中的一个第三电路31c。多个第三纵向导通金属32v电性耦合相邻的上下层电路层。第三电路31c的厚度等于第三介电层31d的厚度。第三重新分布层rdl3的第三电路31c电性耦合到第二重新分布层rdl2的第二电路21c；并且第三电路31c从底侧向上扇出，使得第二纵向导通金属21v的密度小于第三纵向导通金属32v的密度。

第三重新分布层rdl3的第三电路31c具有顶表面和底表面；顶表面与介电层31d的顶表面共平面；并且底表面与第三介电层31d的底表面共平面。至少一芯片112配置于第三重布线路层rdl3的电路31c的底侧。介电层31d是光敏介电层。每个电路31c的线宽小于每个电路21c的线宽。

图7显示第二重新分布层rdl2具有延伸超过第一重新分布层rdl1和第三重新分布层rdl3的横向延伸部分28；并且多个金属焊垫282在延伸部28的顶侧或是底侧上裸露。

图8a～8b显示本发明第二个实施例的制造方法。

如图8a所示，制作第二重新分布层rdl2；制作第一重新分布层rdl1于第二重新分布层rdl2的顶侧上，其可以根据第一实施例所述的制造方法来制备。此外，制作第三重新分布层rdl3设置于第二重新分布层rdl2的底侧上。

第三重新分布层rdl3具有埋设在介电层31d中的至少一个第三电路31c。多个纵向导通金属32v电性耦合相邻的上下层电路层。如果需要，可以构建在电路31c的底侧上，制作另一第三电路33c，第三电路33c埋设于介电层33d中。

如图8b所示，至少一个芯片111可以安装在第一重新分布层rdl1的电路11c的顶侧上，并且至少一个芯片112可以安装在第三重新分布层rdl3的第三电路33c的底侧上。

图9显示本发明第三实施例。

图9显示与图12b相同的产品，为了便于比较，我们将图9以上下颠倒的方式配置。

如图9所示，本发明第三实施例提供的具有埋入式电路的封装基材，其包括封装胶体68，封装在顶部重新分布层rdl6的周边。顶部重新分布层rdl6具有埋设在介电层61d中的至少一个电路61c。电路61c的厚度等于介电层61d的厚度。必要时，可以增加另一电路63c于电路61c下层；电路63c埋设在介电层63d中的。电路63c的厚度等于介电层63d的厚度。介电层61d、63d是光敏介电层。

底部重新分布层rdl7配置在顶部重新分布层rdl6的底侧上。底部重新分布层rdl7具有埋设在介电层71d中的至少一个电路71c。多个顶部金属焊垫711配置在重新分布层rdl7的顶侧上。多个底部金属焊垫712配置在重新分布层rdl7的底侧上。多个纵向导通金属71v，电性耦合相邻的上下层电路层。底部重新分布层rdl7的电路71c电性耦合到顶部重新分布层rdl6的电路61c。底部重新分布层rdl7的纵向导通金属71v的密度小于顶部重新分布层rdl6的纵向导通金属61v的密度。多个焊锡球66被配置在电路71c的底部上，每个焊锡球66被配置在相应的底部金属焊垫712的底侧上。至少一个芯片115被配置在顶部重新分布层rdl6的顶侧上。

图10a～12b显示本发明第三实施例的制造方法。

如图10a所示，制造具有埋入式电路的封装基材。封装基材包括多个封装基材单元600，封装基材600具有埋设在第一介电层61d中的至少第一电路61c。多个纵向导通金属62v电性耦合相邻的上下层电路层。必要时，可以增加埋第二电路63c，第二电路63c埋设在第三介电层63d中。第一电路61c的厚度等于第一介电层61d的厚度。第三电路63c的厚度等于第三介电层63d的厚度。介电层61d、63d是光敏介电层，介电层62d是非光敏介电层。底部介电层65配置在第一电路61c的底侧上。

如图10b所示，切割图10a可以获得多个封装基材单元600。

如图11a所示，将多个封装基材单元600重新设置在暂时附加电路板上；以及将封装胶体68设置于封装基材单元600的周边，形成底部重新分布层rdl6。

如图11b所示，在底部重新分布层rdl6的顶侧上制造第二重新分布层rdl7。第二重新分配层rdl7的电路71c的每个电路的线宽大于底部重新分配层rdl6的电路61c的每个电路的线宽。第二重新分布层rdl7的每个单元的宽度，大于上方第一重新分布层rdl6的单元宽度。第二重新分布层rdl7延伸以覆盖于封装胶体68的顶侧。移除暂时附加电路板，并在重新分布层rdl7的顶部上形成多个开口72p，并且在底部重新分布层rdl6的底部上形成多个开口71p。

如图12a所示，在重新分布层rdl7的电路71c的顶侧上种植多个焊锡球66，并且在重新分布层rdl6的电路61c的底侧上安装至少一个芯片115。

如图12b所示，切割图12a，可以获得多个封装单元。