过研磨来部分地移除模制主体2300的下侧320，以便获得光电半导体芯片200的第二表面220可接入于其上的接地下侧325。优选地，在分离区域301上的模制主体2300的分割之前执行研磨。
[0081]图18在示意性的截面表示中示出处理步骤的结果。在模制主体2300的接地下侧325上，光电半导体芯片200的第二表面220是可接入的。此外，开孔2350在模制主体2300的接地下侧325打开，并且现在形成在模制主体2300的接地下侧325与模制主体2300的上侧2310之间延伸的贯穿开孔。
[0082]在随后的处理步骤中，金属化2330被应用在模制主体2300的接地下侧325上。优选地在分割模制主体2300之前执行金属化2330的应用。通过沿着分离区域301的模制主体2300的随后的分割，可以获得根据第五实施例的多个光电组件50。在图19中在示意性的截面表示中示出光电组件50。
[0083]金属化2330包括布置在模制主体2300的接地下侧325上的第一接触表面2331以及布置在接地下侧325上的第二接触表面2332。第一接触表面2331和第二接触表面2332彼此分离，并且因此彼此电绝缘。第一接触表面2331和第二接触表面2332可以通过表面安装方法被用于光电组件50的电接触。
[0084]第一接触表面2331处于与布置在光电半导体芯片200的第二表面220上的电接触表面导电连接。第二接触表面2332处于与沿着开孔2350的壁2351延伸通过模制主体2300的开孔2350直到第一横向区段2311中的上侧2310为止并且形成贯穿接触2333的金属化2330的区段导电连接。贯穿接触2333被导电连接到布置在光电半导体芯片200的第一表面210上的电接触表面。第二接触表面2332因此处于经由延伸通过开孔2350的贯穿接触2333与光电半导体芯片200的电接触表面210导电连接。
[0085]在简化的进一步的实施例中，光电组件50的模制主体2300可以仅包括第一横向区段2311和第三横向区段2313。在该实施例中，腔体340因此不形成在模制主体2300的上侧2310上。用于生产根据该实施例的模制主体2300的载体2100因此形成为其上布置有柱体2120的盘。
[0086]已经借助优选的示例性实施例图解和描述了本发明。然而，本发明不局限于所公开的示例。相反地，在不脱离本发明的保护范围的情况下，本领域技术人员可以由此得出其它的变形。
[0087]标号列表 10光电组件 20光电组件 30光电组件 40光电组件 50光电组件 100载体
110载体表面
111第一横向区段(抬升的)112第二横向区段(下陷的)
120粘接层125结构化的粘接层200光电半导体芯片210第一表面220第二表面250导电管脚260键合布线300模制主体301分离区域310上侧
311第一横向区段(抬升的)
312第二横向区段(下陷的)
320下侧325接地下侧330金属化340腔体341壁342圆形壁350光学透镜1300模制主体1301分离区域1310上侧
1311第一横向区段(抬升的)
1312第二横向区段(下陷的)
1340腔体
2100载体
2110载体表面
2111第一横向区段(抬升的)
2112第二横向区段(下陷的)
2113第三横向区段(抬升得更高的)2120柱体2300模制主体2310上侧
2311第一横向区段(下陷的)
2312第二横向区段(抬升的)
2313第三横向区段(下陷得更低的)
2330金属化
2331第一接触表面2332第二接触表面2333贯穿接触2350开孔2351 壁。
【主权项】
1.一种用于生产光电组件(10，20，30，40，50)的方法， 具有以下步骤: -提供具有载体表面(I 10、2110)的载体(100、2100)， 所述载体表面(110、2110)的第一横向区段(111、2111、2113)相对于所述载体表面(110,2110)的第二横向区段(112、2112、2111)是抬升的； -在所述载体表面(110、2110 )上布置具有第一表面(210)和第二表面(220 )的光电半导体芯片(200)，其中，所述第一表面(210 )朝向所述载体表面(110、2110 ); -形成具有朝向所述载体表面(110、2110)的上侧(310、1310、2310)和与所述上侧(310,1310,2310)相对的下侧(320、325)的模制主体(300、1300、2300)，所述半导体芯片(200)被至少部分地嵌入在所述模制主体(300、1300、2300)中。2.如权利要求1所述的方法， 其中，粘接层(120、125)被布置在所述载体表面(110、2110)的至少一部分上，其中，所述半导体芯片(200)被布置在所述粘接层(120、125)上。3.如前述权利要求之一所述的方法， 其中，执行以下进一步的步骤: -将所述模制主体(300、1300、2300 )与所述载体(100、2100 )分离。4.如前述权利要求之一所述的方法， 其中，在形成所述模制主体(300、1300、2300 )之后，移除所述模制主体(300、1300、2300)的一部分。5.如前述权利要求之一所述的方法， 其中，所述模制主体(300、1300、2300)的所述上侧(310、1310、2310)的区段(311、1311、2311)形成为与所述半导体芯片(200 )的所述第一表面(210 )齐平。6.如前述权利要求之一所述的方法， 其中，所述模制主体(300、1300、2300 )的所述下侧(325 )形成为与所述半导体芯片(200 )的所述第二表面(220 )齐平。7.如前述权利要求之一所述的方法， 其中，金属化(330、2330)被布置在所述模制主体(300、1300、2300)的所述下侧(320、325)上。8.如前述权利要求之一所述的方法， 其中，导电元件(250 )被布置在所述载体表面(110 )上， 其中，所述导电元件(250)被至少部分地嵌入在所述模制主体(300、1300)中。9.如权利要求8所述的方法， 其中，在所述半导体芯片(200)与所述导电元件(250)之间建立导电连接(260)。10.如权利要求9所述的方法， 其中，在所述半导体芯片(200)与所述导电元件(250)之间建立键合连接(260)。11.如前述权利要求之一所述的方法， 其中，所述半导体芯片(200 )被布置在所述载体表面(110、2110 )的所述第一横向区段(11U2111)中。12.如前述权利要求之一所述的方法， 其中，所述载体表面(110、2110)的所述第二横向区段(112、2112)环状地包围所述第一横向区段(111、2111)。13.如前述权利要求之一所述的方法， 其中，抬升的横向区段(312)和下陷的横向区段(311)形成在所述模制主体(300)的所述上侧(310)上， 其中，光学透镜(350)在进一步的步骤中被布置在所述模制主体(300)的所述横向区段(311)之上。14.如前述权利要求之一所述的方法， 其中，由光学上白色的材料来形成所述模制主体(300、1300、2300)。15.如前述权利要求之一所述的方法， 其中，利用光学反射材料至少在各区段中涂覆所述模制主体(300、1300、2300)的所述上侧(310、1310、2310)。16.如前述权利要求之一所述的方法， 其中，所述模制主体(2300)形成有在所述上侧(2310)与所述下侧(320、325)之间延伸的贯穿开孔(2350)， 其中，导电涂覆(2333)被布置在所述贯穿开孔(2350)的壁(2351)上。17.如前述权利要求之一所述的方法， 其中，多个半导体芯片(200)被布置在所述载体表面(110、2110)上， 其中，所述模制主体(300、1300,2300)在进一步的步骤中被分割。18.一种光电组件(10、20、30、40、50)， 具有光电半导体芯片(200 )，所述光电半导体芯片(200 )具有第一表面(210)， 其中，所述半导体芯片(200)被嵌入在具有上侧(310、1310、2310)的模制主体(300、1300、2300)中， 其中，所述半导体芯片(200 )的所述第一表面(210)与所述模制主体(300、1300、2300 )的所述上侧(310、1310、2310)的第一区段(311、1311、2311)齐平，以及 其中，所述模制主体(300、1300、2300)的所述上侧(310、1310、2310)具有相对于所述第一区段(311、1311、2311)抬升的第二区段(312、1312、2312)。19.一种光电组件(50)， 具有光电半导体芯片(200)， 其中，所述半导体芯片(200)被嵌入在具有上侧(2310)和与所述上侧(2310)相对的下侧(325)的模制主体(2300)中， 所述模制主体(2300)具有在所述上侧(2310)与所述下侧(325)之间延伸的贯穿开孔(2350)。20.如权利要求18和19之一所述的光电组件(10、20、30、40、50)， 其中，所述模制主体(300、1300、2300)形成在一个工件中。
【专利摘要】本发明涉及用于生产光电组件的方法，包括步骤：提供具有载体表面的载体，所述载体表面的第一横向区段相对于所述载体表面的第二横向区段抬升；在所述载体表面上布置具有第一表面和第二表面的光电半导体芯片，所述第一表面朝向所述载体表面；以及形成包括面朝所述载体表面的上侧和与所述上侧相对地布设的下侧的模制主体，所述半导体芯片被至少部分地嵌入在所述模制主体中。
【IPC分类】H01L33/48
【公开号】CN105122480
【申请号】CN201480022832
【发明人】S.伊莱克, H-J.卢高尔, J.莫斯布格尔, M.扎巴蒂尔, T.施瓦茨, T.瓦格赫塞
【申请人】奥斯兰姆奥普托半导体有限责任公司
【公开日】2015年12月2日
【申请日】2014年2月6日
【公告号】DE102013202902A1, WO2014128003A1