器的功耗。两个Nch电平移位器132的动作也是相同的。此外，图4中仅示出了置位用的Pch电平移位器131及置位用的Pch电平移位器132。
接着，说明基板电阻、主要扩散区域的浓度N、扩散深度Xj。ρ型块状基板101的电阻率为300 Ω cm至500 Ω cm。第I半导体区域即n扩散区域102、第2半导体区域即n扩散区域103、η扩散区域144中，Na = 4Χ 1016/cm3、Xj = 12 μπι。第5半导体区域即η扩散区域104、η扩散区域105、第7半导体区域即η扩散区域106、η扩散区域145中，Na =7X1015/cm3、Xj = ΙΟμπι。ρ扩散区域117、第6半导体区域即ρ扩散区域118、第8半导体区域即ρ扩散区域119、ρ扩散区域120、ρ扩散区域146中，Na = 6Χ 1015/cm3、Xj =2 μπι。ρ扩散区域147中，Na = 4X1015/cm3、Xj = 1ym0高耐压结终端结构的宽度大约为 200 μπι。
[0040]接着，使用图2、图4说明发生负电压浪涌时的举动。若因负电压浪涌而导致VS电位即第2电位、VB电位即第4电位比GND电位即第I电位下降例如200V，则与现有的HVIC相同，第2寄生二极管142成为正向偏置，从而成为导通状态。另一方面在发生负电压浪涌时，第I 二极管128因反向偏置而成为截止状态。由于仅在GND端子i和第2寄生二极管142之间形成有通过截止状态的第I 二极管128的路径，因此即使在发生负电压浪涌时，第2寄生二极管142中也不会有电流流过。因此，构成第2寄生二极管142的ρ型块状基板101和VB端子a之间不会产生第2寄生二极管142的正向电压0.6V以上的电位差。发生负电压浪涌时，Psub电位即第3电位相对于VS电位即第2电位、VB电位即第4电位具有一定的电位差，随之变动，从而低于第I电位。如上所述，低侧电路区域133由耐压为1200V左右的第2高耐压结终端结构130a包围，因此即使第3电位比第I电位要低1200V左右，也能保持低侧电路区域133与ρ型块状基板101间的耐压，输入.控制电路136能以第I电位为基准而进行正常动作。另外，利用耐压为1200V左右的Pch电平移位器131，即使在第3电位比第I电位降低1200V左右的状态下，也能将栅极控制信号正常地传输至Nch电平移位器132。
[0041]利用上述动作，实施方式I的半导体装置100中，在负电压浪涌小于等于1200V左右时，高侧栅极驱动电路137都能进行正常动作而不发生误动作。
根据该实施方式1，即使在发生负电压浪涌时，由于能防止在第3电位和第4电位之间产生第2寄生二极管142的正向电压0.6V以上的电压差，因此，能抑制从通过第2寄生二极管142的浪涌电流路径流向高侧栅极驱动电路137的浪涌电流。根据该效果能防止由负电压浪涌引起的高侧栅极驱动电路的误动作。
此外，在该半导体装置100中，第3电位被固定在通过附加的第I 二极管128的第I电位到第I 二极管128的正向电压+0.6V之间，因此能始终进行正常动作。
[0042]另外，在该半导体装置100中，由于无需专利文献2、3那样的负电压电源，因此能降低成本。而且，不使用电介质分离型、接合分离型的工艺，而是使用自分离型工艺，因此能期待成本的降低。
此外，作为第I电平下拉电路139和第I电平上拉电路140，也存在有以下方法等，即，将电流镜电路连接至Pch电平移位器131、Nch电平移位器132的漏极(p+扩散区域113、n +扩散区域116)和第I电平移位电阻126和第2电平移位电阻127之间，来使电流流过第I电平移位电阻126和第2电平移位电阻127的方法；以及使漏极与pnp晶体管或npn晶体管的基极相连接，使电流通过晶体管流向第I电平移位电阻126和第2电平移位电阻127的方法。
[0043]接着，参照图5说明将半导体装置100构成为接合分离型的情况下的变形例。
图5是以图1的X-X线进行切断而得到的主要部分剖视图。
图5是接合分离型的例子。不同于图2的自分离型的例子，在ρ型块状基板101上包括利用外延生长而形成的η外延生长层104a、105a、106a。另外，在低侧电路区域133的下方的η外延生长层层104a和ρ型块状基板101之间配置有埋入区域102b。另外，在高侧电路区域135的下方的105a和ρ型块状基板101之间配置有埋入区域103b。
外延生长层层104a和外延生长层105a及外延生长层层106a通过扩散区域即ρ扩散分离区域1la进行分离。在ρ扩散分离区域1la的表面层形成有P+扩散区域114。其他结构与图2的相同。
[0044]图6是第I 二极管128的主要部分剖视图。
图6是接合分离型的例子，示出了集成在与图5相同的半导体基板上的第I 二极管128。不同于图3的自分离型的例子，在ρ型块状基板101上包括利用外延生长而形成的η外延生长层层145a。其他结构与图3的相同。
上述接合分离型的情况下也能获得与上述实施方式I相同的效果。
[0045](实施方式2)
接着，使用图7及图8说明本发明的一例即实施方式2。
图7是本发明的半导体装置10a及半导体装置10c的主要部分俯视图。图8是具备本发明的半导体装置10a及半导体装置10c的驱动电路的电路图。
半导体装置10a除了省略了图1至图4所示的半导体装置100中的第I 二极管128之外都与半导体装置100相同。ρ型块状基板101中不具有第I 二极管128，取而代之的是在半导体装置10a上安装外装的第3 二极管128c来获得半导体装置100c。
第3 二极管128c的阳极与Psub端子h相连接，阴极与GND端子i相连接。第3 二极管128c的阴极能直接与基准电位(接地(GND)电位)相连接。
[0046]作为第3 二极管128c，能使用高耐压二极管，希望使用在半导体基板的两个主面间流过电流的高耐压二极管芯片。在使用高耐压二极管芯片的情况下，如图7所示，将第3二极管128c配置在布线图案171上以使得布线图案171与第3 二极管128c的背面侧的阴极电极(未图示)相接合。
然后，将与图2所示的P+扩散区域114相连接的电极设为阳极电极172a，利用接合线128d连接该阳极电极172a和高耐压二极管芯片的阳极电极128f。将与图2所示的p+扩散区域109相连接的GND端子设为阴极电极173，利用接合线128e连接该阴极电极173和布线图案171。高耐压二极管芯片的阴极电极能不与半导体装置10a的GND焊盘电极相连接，而与其他接地(GND)相连接。
在本实施方式2中也能获得与实施方式I相同的效果。
[0047](实施方式3)
接着，使用图9说明本发明的一例即实施方式3。
图9是本发明的半导体装置300的主要部分俯视图。与实施方式I所示的半导体装置100相同，包括:高侧栅极驱动电路137 ;包含两个Nch电平移位器132 (置位信号用、复位信号用)的第I电平上拉电路140 ;输入?控制电路136 ;第I高耐压结终端结构130 ;以及第
1二极管128。不同于实施方式I的半导体装置100之处在于，除了第I 二极管128之外，还包括与第I 二极管128具有相同结构的第2 二极管128j。
[0048]第2 二极管128j的阳极电极149b通过金属布线128h与阳极电极172相连接，第
2二极管128j的阴极电极150b通过接合线128i与VS端子g(阴极电极)相连接。
图10是具有本发明的实施方式3的半导体装置300的驱动电路的电路图。图中的标号中，k表示阴极端子(阴极电极150b)。
实施方式I所示的半导体装置100中，能抑制负电压浪涌发生时的浪涌电流，防止高侧栅极驱动电路137的误动作，但是在VB电位即第4电位低于Psub电位即第3电位的期间中，由于第I电平上拉电路140无法正常进行动作，因此无法将栅极控制信号传输至高侧栅极驱动电路137。
[0049]但是，实施方式3的半导体装置300中，能利用第2 二极管128 j防止VB电位即第4电位低于Psub电位即第3电位，因此即使负电压浪涌发生时第I电平上拉电路140也能正常动作，从而能将栅极控制信号传输至高侧栅极驱动电路137。因而，半导体装置300不仅能防止高侧栅极驱动电路137的误动作，还能在发生负电压浪涌时将来自微机等的栅极控制信号正常地传输至IGBT等功率器件。
在图9中形成两个第2 二极管128j。其原因是，通过并联连接2个第2 二极管128j，从而降低第2 二极管128j的导通电阻。当然也可以设置一个导通电阻较小的二极管。
[0050](实施方式4)
接着，使用图11-图14说明本发明的实施方式4。
本实施方式4中，除了改变上述实施方式I中的第I 二极管128的形成位置之外，具有与实施方式I相同的结构。 在该实施方式4中，第I 二极管128与包围低侧电路区域133的第2高耐压结终端结构130a —体形成。
即，第I 二极管128夹着低侧电路区域133形成在第2高耐压结终端结构130a的与第I电平下拉电路139处于相反一侧的ρ扩散区域117。
[0051]图13是第I 二极管128的主要部分俯视图。第I 二极管128是耐压为1200V左右的横向高耐压二极管，与第2高耐压结终端结构130a —体化。耐压结构是由ρ型块状基板101、成为形成于ρ型块状基板101的表面层的第5半导体区域的n扩散区域104、及形成于η扩散区域104的表面层的ρ扩散区域117构成的双RESURF (double-RESURF)结构。
第I 二极管128的阴极的构成要素包括成为漂移区域且形成于ρ型块状基板101的表面层的η扩散区域104。为了建立连接，还包括形成于η扩散区域104的表面层的η +扩散区域148及阴极电极150。另外，阳极的构成要素包括构成双RESURF(double-RESURF)结构的P扩散区域117。另外，还具有用于建立连接的ρ +扩散区域153及阳极电极149。
[0052]构成第I 二极管128的阴极的η扩散区域104利用ρ扩散区域180而与构成第2高耐压结终端结构130a的η扩散区域104电分离。利用该分离来防止第I 二极管128与第2高耐压结终端结构130a间的漏电流。
阳极电极149通过形成于层间绝缘膜上的金属布线128m与图12的阳极电极172相连接，同样地，阴极电极150与阴极电极173相连接。
由于第I 二极管128与第2高耐压结终端结构130a形成为一体，因此相比于第I 二极管128独立于第2高耐压结终端结构而形成的情况能进一步小型化，能力图降低成本。
[0053]图14是具有本发明的实施方式4的半导体装置100的驱动电路的电路图。该图14与上述实施方式I的图4的结构不同点在于，第I 二极管128的阳极电极通过金属布线128m与阳极电极172相连接。此外，第I 二极管128的阴极电极与阴极电极173相连接，该阴极电极173直接连接至接地(GND)端子i。除此以外，具有相同的结构。此外，在图14中，小黑圆圈表示电路的连接点或电极，小四边形表示与各电路区域的连接。
接着，使用图12及图14说明栅极控制信号的流向。来自微机等的GND电位基准的栅极控制信号被输入至以GND电位即第I电位为基准进行动作的输入.控制电路136。
从输入?控制电路136输出的第I电位基准的栅极控制信号被输入至构成第I电平下拉电路139的Pch电平移位器131的第I场效应晶体管Ql的栅极，并被转换为以ρ型块状基板101的浮动电位即第3电位为基准的栅极控制信号。
[0054]以第3电位为基准电位的栅极控制信号被输入至构成第I电平上拉电路140的Nch电平移位器132的第2场效应晶体管Q2的栅极，并转换为以VS电位即第2电位为基准的栅极控制信号。
以第2电位为基准的栅极控制信号传输至高侧栅极驱动电路137。高侧栅极驱动电路137输出驱动外部的高侧功率器件(IGBT) 501的栅极控制信号。
两个Pch电平移位器131是分别用于使栅极控制信号导通的置位用电平移位器和使栅极控制信号截止的复位用电平移位器，仅在栅极控制信号的电平发生变化时进行动作。由此，相比于仅使用一个电平移位器的情况也能减小电平移位器的功耗。两个Nch电平移位器132的动作也是相同的。此外，图14中仅示出了置位用的Pch电平移位器131及置位用的Nch电平移位器132。
[0055]接着，说明基板电阻、主要扩散区域的浓度N、扩散深度Xj。ρ型块状基板101的电阻率为300 Ω cm至500 Ω cm。成为第I半导体区域的n扩散区域102、成为第2半导体区域的η扩散区域103、n扩散区域144中，Na = 4X1016/cm3、Xj = 12 μπι。成为第5半导体区域的η扩散区域104、η扩散区域105、成为第7半导体区域的η扩散区域106、η扩散区域145中，Na = 7Χ 1015/cm3、Xj = 10 μπι。P扩散区域117、成为第6半导体区域的ρ扩散区域118、成为第8半导体区域的ρ扩散区域119、ρ扩散区域120、ρ扩散区域146中，Na = 6X 1015/cm3、Xj = 2 μm。ρ 扩散区域 147 中，Na = 4X 10 15/cm3、Xj = 10 μπι。第 2 高耐压结终端结构130a的宽度大约为200 μπι。设计为当ρ扩散区域180的宽度是I μπι?7 μ m，浓度是Na = 4X 1015/cm3，且在VB-Psub间施加有电压时ρ扩散区域180完全耗尽。
[0056]接着，使用图2、图4说明发生负电压浪涌时的举动。若因负电压浪涌而导致VS电位即第2电位、VB电位即第4电位比GND电位即第I电位下降例如200V，则与现有的HVIC相同，第2寄生二极管142成为正向偏置状态。
另一方面在发生负电压浪涌时，第I 二极管128因反向偏置而成为截止状态。由于仅在接地(GND)端子i和第2寄生二极管142之间形成有通过截止状态的第I 二极管128的浪涌电流路径，因此即使在发