用于形成嵌入式锗硅源/漏结构的方法
【技术领域】
[0001]本发明一般地涉及半导体制造工艺，尤其涉及一种用于形成嵌入式锗硅源/漏结构的方法。
【背景技术】
[0002]目前，影响场效应晶体管性能的主要因素在于载流子的迁移率，其中载流子的迁移率会影响沟道中电流的大小。场效应晶体管中载流子迁移率的下降不仅会降低晶体管的切换速度，而且还会使开和关时的电阻差异缩小。因此，在互补金属氧化物半导体场效应晶体管(CMOS)的发展中，有效提高载流子迁移率一直都是晶体管结构设计的重点之一。
[0003]常规上，CMOS器件制造技术中将P型金属氧化物半导体场效应晶体管(PMOS)和N型金属氧化物半导体场效应晶体管(NMOS)分开处理，例如，在PMOS器件的制造方法中采用压应力材料，而在NMOS器件中采用张应力材料，以向沟道区施加适当的应力，从而提高载流子的迁移率。其中，嵌入式锗硅(SiGe)技术(以下称为eSiGe技术)由于其能够对沟道区施加适当的压应力以提高空穴的迁移率而成为PMOS应力工程的主要技术之一。目前，存在两种锗硅应力引入技术，一种是在PMOS晶体管的源/漏区形成锗硅应力层，另一种是在栅极结构的正下方、在沟道区中形成锗硅应力层。
[0004]举例而言，现有技术PMOS嵌入式锗硅源/漏制造工艺可包括以下步骤:
[0005](I)在半导体衬底(例如，硅基底)上生成栅极氧化层；
[0006](2)在栅极氧化层上沉积多晶硅层；
[0007](3)对多晶硅层进行离子掺杂；
[0008](4)在经离子掺杂的多晶硅层上沉积氮化硅层作为硬掩膜层；
[0009](5)在硬掩膜层上形成图案化的光刻胶层，定义多晶硅层所形成的栅极的位置；
[0010](6)以图案化的光刻胶层为掩膜，依次刻蚀硬掩膜层、多晶硅层及栅极氧化层，并去除图案化的光刻胶层；
[0011](7)在上述结构的表面，即半导体衬底、硬掩膜层的表面，及栅极氧化层、多晶硅层和硬掩膜层的侧面，沉积氧化层；
[0012](8)在氧化层的表面上沉积氮化层；
[0013](9)进行光刻工艺；
[0014](10)干法异向刻蚀氮化层，形成位于栅极氧化层、多晶硅层和硬掩膜层两侧的侧墙，刻蚀停止在氧化层的表面；
[0015](11)干法异向刻蚀氧化层，形成位于栅极氧化层、多晶硅层和硬掩膜层两侧的侧墙，刻蚀停止在半导体衬底的表面，此外将对硬掩膜层造成一定的刻蚀；
[0016](12)继续刻蚀具有侧墙的多晶硅层两侧的半导体衬底，形成硅基底凹陷区；
[0017](13)在硅基底凹陷区中外延生长锗硅，即将锗硅填充在凹陷区内；
[0018](14)以锗硅为基础，进行深离子注入形成源极和漏极(例如，对于PMOS而言，形成源极和漏极时注入的元素类型为P型，即硼、氟化硼等);以及
[0019](15)进行其它后续工艺。
[0020]然而，在外延生长锗硅的过程中，由于化学气相沉积(CVD)氧化层的eSiGe选择性差以及表面形貌不佳等原因，在多晶硅层的肩部很容易形成诸如突起之类的缺陷。例如，在实践中，如图1所示，在选择性锗硅生长之后在NM0S/PM0S区域上发现突起状缺陷101。
[0021]因此，有必要开发一种用于形成嵌入式锗硅源/漏结构同时克服多晶硅层肩部缺陷的方法。
【发明内容】
[0022]在现有技术中，在形成嵌入式锗硅源/漏结构时无法抑制多晶硅层肩部缺陷的生成。
[0023]有鉴于此，本发明提供了用于形成嵌入式锗硅源/漏结构同时克服多晶硅层肩部缺陷的方法。
[0024]根据本发明的一个实施例，提供了一种用于形成嵌入式锗硅源/漏结构的方法。该方法包括以下步骤:提供前端器件结构，前端器件结构包括半导体衬底和位于半导体衬底上的栅极结构；在前端器件结构的表面上形成氧化层；在氧化层的表面上形成氮化硅膜，其中在栅极结构两侧具有包括氧化层和氮化硅膜的侧墙；进行光刻工艺，定义源极和漏极的位置；进行刻蚀工艺，在半导体衬底中要形成源极和漏极的位置形成凹陷区，其中在刻蚀工艺期间或者在刻蚀工艺完成之后对氧化层进行氮化以形成氮氧化硅覆盖层；在凹陷区中外延生长嵌入式锗硅；以及以嵌入式锗硅为基础进行离子注入形成源极和漏极。
[0025]优选地，在上述刻蚀工艺中，依次进行干法刻蚀步骤和湿法刻蚀步骤。
[0026]优选地，在干法刻蚀步骤之后且在湿法刻蚀步骤之前对氧化层进行氮化以形成氮氧化娃覆盖层。
[0027]优选地，在湿法刻蚀步骤之后且在外延生长嵌入式锗硅之前对氧化层进行氮化以形成氮氧化硅覆盖层。
[0028]优选地，氮氧化??圭覆盖层中氮的原子百分含量为5% — 30%。
[0029]优选地，氮化过程使用射频或微波等离子体氮化方法。
[0030]优选地，所述嵌入式锗硅中可掺杂有硼。
[0031]优选地，外延生长嵌入式锗硅使用SiH4、DCS及Si2H6中的一种或多种作为硅源，使用GeH4作为锗源，以及使用B2H6作为硼源。
[0032]优选地，外延生长嵌入式锗硅是在400°C -900°C的温度下进行的。
[0033]优选地，氧化层是用化学气相沉积工艺形成的二氧化硅层。
[0034]根据本发明的方法能够有效地抑制多晶硅层肩部缺陷的产生，同时能够提高晶体管中的载流子迁移率，增大驱动电流，从而增强晶体管性能。
【附图说明】
[0035]通过结合附图阅读以下的详细描述可以更好地理解本发明所公开的示例性实施例，在附图中:
[0036]图1示出了现有技术嵌入式锗硅源/漏制造工艺中所产生的缺陷的示意图；
[0037]图2a_2b示出了现有技术在形成嵌入式锗硅源/漏结构时的器件剖视图，其中在多晶硅层肩部产生突起状缺陷；
[0038]图3示出了根据本发明一个实施例的用于形成嵌入式锗硅源/漏结构的方法的流程图；以及
[0039]图4a_4c示出了根据本发明一个实施例的在形成嵌入式锗硅源/漏结构时的器件剖视图，其中多晶硅层肩部缺陷的产生得到抑制。
[0040]为了说明简洁，附图示出一般的构造方式，且省略公知特征和技术的描述和细节，以避免不必要地混淆对本发明所述实施例的讨论。此外，附图中的各要素不一定按比例绘制。举例而言，附图中一些要素的尺寸可能相对于其它要素被放大来帮助改善对本发明各实施例的理解。不同附图中的相同附图标记表示相同要素，而类似附图标记可能但不一定表示类似要素。
[0041]附图标记说明
[0042]101突起状缺陷
[0043]201衬底硅
[0044]202浅沟槽隔离(STI)
[0045]203多晶硅
[0046]205氧化层
[0047]207氮化层
[0048]208硅基底凹陷区
[0049]210在凹陷区内生长的锗硅
[0050]211突起状缺陷
[0051]S310、S320、S330、S340、S350、S360、S370 工艺步骤
[0052]401衬底硅
[0053]402浅沟槽隔离(STI)
[0054]403多晶硅
[0055]405氧化层
[0056]407氮化硅
[0057]408凹陷区
[0058]409氮氧化硅覆盖层
[0059]410嵌入式锗硅
【具体实施方式】
[0060]以下参照附图对本发明进行详细说明。应当理解，下面的详细描述本质上仅为示例性的，并且不旨在限制主题事项或应用的实施例以及这些实施例的用途。如本文中所使用的，措辞“示例性”表示“用作示例、实例或解说”。在本文被描述为示例性的任何实现不应被解释成一定优选或优胜于其他实现。并且，没有意图被前述技术领域、【背景技术】、
【发明内容】
或以下详细说明中展现的任何表示或隐含的理论所约束。
[0061]在说明书和权利要求书中的术语“第一”、“第二”、“第三”、“第四”等(如果有的话)用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下如此使用的这些术语可互换，例如使得本文所述的本发明实施例能够以不同于本文所述或所示的其它顺序来操作。类似地，如果本文所述的方法包括一系列步骤，则本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所陈述的步骤可被省略和/或一些本文未描述的其它步骤可被添加到该方法。此外，术语“包括”、“包含”、“具有”及其任何变形旨在适用非排他地包括，使得包括一系列要素的过程、方法、制品或装置不一定限于那些要素，但可包括未明确列出的或这些过程、方法、制品或装置所固有的其它要素。
[0062]在现有技术中，在形成嵌入式锗硅源/漏结构时很容易在多晶硅层的肩部产生缺陷，例如突起。如图2a_2b所示，其示出了现有技术在形成嵌入式锗硅源/漏结构时的器件剖视图，其中在外延生长锗硅的过程中在多晶硅层肩部多处生成突起状缺陷(图2b)。
[0063]针对这一技术问题，本发明提供了用于形成嵌入式锗硅源/漏结构同时克服多晶硅层肩部缺陷的方法。如图3所示，其示出了根据本发明一个实施例的用于形成嵌入式锗硅源/漏结构的方法300的流程图。以下将对示例性方法300进行详细描述。
[0064]首先，在步骤S310，提供前端器件结构。该前端器件结构可包括半导体衬底和位于半导体衬底上的栅极结构。半导体衬底的构成材料可以采用未掺杂的单晶硅、掺有杂质的单晶硅、绝缘体上硅(SOI)或锗硅(SiGe)等等。作为示例，在本实施例中，半导体衬底选用单晶硅材料构成。
[0065]作为一个示例，栅极结构可包括依次层叠的栅极介电层、栅极材料层和栅极硬掩膜层。栅极介电层可包括氧化物，例如，二氧化硅(S12)层。栅极材料层可包括多晶硅层、金属层、导电