层，并且部分地蚀刻第一导线508c-508f。
[0090] 参考图3G，示出了实施例，其中，导电插塞528具有非对称形状并且包括四部分。 第一部分是从第二导线608a至第一导线508e和508f。如图3G所不，第一部分具有第六 宽度W6。第二部分是从第一导线508e和508f至第一导线508c和508d。如图3G所示，第 二部分具有第十宽度I。。在一些实施例中，第十宽度％。介于约0. 6μm和约4. 0μm之间。 第三部分是从第一导线508c和508d至第一衬底502的正侧。如图3G所示，第三部分具有 第七宽度^。第四部分是从第一衬底502的正侧至第一衬底502的背侧。如图3G所示，第 四部分具有第七宽度W7和第八宽度Ws。在示出的实施例中，第一导线508a-508f和第一导 电通孔538b和538d用作硬掩模层，并且部分地蚀刻第一导线508d-508f。
[0091] 参考图3H，示出了实施例，其中，第一导线508a和508b以及第一导线508c和508d 的环形区域的内直径大于第七宽度W7，并且第一导线508e和508f的环形区域的内直径等 于第六宽度W6。此外，第一导电通孔538a和538b、第一导电通孔538c和538d以及第一导 电通孔538e和538f的环形区域的内直径大于第七宽度W7，并且在这个实施例中，第一导线 508e和508f用作硬掩模层。
[0092] 图4是根据一些实施例的示出在堆叠的工件中形成互连件的方法的流程图。该方 法开始于步骤702,其中，提供将被接合的衬底。工件可以是处理的晶圆（诸如在图1A中示 出的那些）、管芯、晶圆和管芯等。
[0093] 在步骤704中，接合工件并且在第一工件的第一衬底中形成第一开口。在第一衬 底上形成图案化的掩模，图案化的掩模限定随后将形成的接触插塞的开口，诸如以上参考 图1B所论述的开口。任选地，形成ARC层和/或一个或多个硬掩模层。之后，诸如以上参 考图1B所论述的，实施第一蚀刻工艺以蚀刻穿过第一衬底，从而形成第一开口。
[0094] 在步骤706中，如以上参考图1B所论述的，在第一开口内并且沿着第一衬底的背 侧形成一个或多个介电膜。在步骤708中，如以上参考图1B所论述的，形成图案化的掩模以 限定第二开口从而接触形成在第一衬底和/或第二工件的第二衬底上的互连件的选择部 分。在步骤710中，如以上参考图1C所论述的，在使用形成在第一衬底上的一些互连件作 为硬掩模层的同时，使用另一蚀刻工艺以生成第二开口，第二开口暴露在第一衬底和/或 第二衬底上的互连件的部分。在步骤712中，诸如以上参考图1D所论述的，用导电材料填 充第一开口和第二开口。诸如以上参考图1D所论述的，可以在导电材料上方形成介电覆盖 层。
[0095] 上述方法的一个有利特征是该方法允许导电插塞的临界尺寸降低至低于例如通 过传统的光刻方法可实现的尺寸。因此，通过使用以上结合图1A至图3H描述的导电插塞 使接合的工件互连，可以形成具有减小的形状因数的半导体器件。此外，如图3A至图3H所 示，在导电插塞周围形成的密封环可以对围绕导电插塞的层提供额外的保护。
[0096] 根据实施例，一种半导体器件包括：具有第一侧和与第一侧相对的第二侧的第一 衬底；以及形成在第一衬底的第一侧上的相应的第一介电层内的第一垂直堆叠的互连件。 该半导体器件还包括具有第三侧和与第三侧相对的第四侧的第二衬底，第一衬底的第一侧 面对第二衬底的第三侧；形成在第二衬底的第三侧上的相应的第二介电层内的第二互连 件；以及从第一衬底的第二侧延伸至第二互连件的第一导电部件的导电插塞，导电插塞延 伸穿过第一垂直堆叠的互连件的至少两个导电部件。
[0097] 根据另一实施例，一种半导体器件包括：具有第一侧和与第一侧相对的第二侧的 第一工件，第一工件包括形成在第一侧上的第一介电层，第一介电层具有形成在第一介电 层中的第一互连件和第二互连件，其中，第一互连件和第二互连件均具有环形形状；和接合 至第一工件的第二工件，第二工件包括形成在第二工件的第三侧上的第二介电层，第二介 电层具有形成在第二介电层中的第三互连件，其中，第一工件的第一侧面对第二工件的第 三侧。半导体器件还包括从第一工件的第二侧延伸至第三互连件的导电插塞。导电插塞包 括从第三互连件延伸至第二互连件的第一部分；和从第二互连件延伸至第一互连件的第二 部分，其中，第二部分的宽度大于第一部分的宽度。
[0098] 根据又一个实施例，一种形成半导体器件的方法，方法包括：提供具有第一侧和与 第一侧相对的第二侧的第一工件，第一工件具有形成在第一侧上的第一介电层中的第一垂 直堆叠的互连件；提供第二工件，第二工件具有形成在第二工件的第三侧上的第二介电层 中的第二互连件；以及将第一工件接合至第二工件，从而使得第一工件的第一侧面对第二 工件的第三侧。该方法还包括在第一工件的第二侧上形成开口，开口延伸穿过第一垂直堆 叠的互连件的至少两个互连件，开口暴露至少部分第二互连件；以及用导电材料填充开口。
[0099] 上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方 面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实 施与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人 员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精 神和范围的情况下，在本文中他们可以做出多种变化、替换以及改变。
【主权项】
1. 一种半导体器件，包括： 第一衬底，具有第一侧和与所述第一侧相对的第二侧； 第一垂直堆叠的互连件，形成在所述第一衬底的所述第一侧上的相应的第一介电层 内； 第二衬底，具有第三侧和与所述第三侧相对的第四侧，所述第一衬底的所述第一侧面 对所述第二衬底的所述第三侧； 第二互连件，形成在所述第二衬底的所述第三侧上的相应的第二介电层内；以及 导电插塞，从所述第一衬底的所述第二侧延伸至所述第二互连件的第一导电部件，所 述导电插塞延伸穿过所述第一垂直堆叠的互连件的至少两个导电部件。2. 根据权利要求1所述的半导体器件，其中，所述第一垂直堆叠的互连件形成围绕所 述导电插塞的密封环。3. 根据权利要求2所述的半导体器件，其中，所述第一介电层的部分插入在所述导电 插塞和所述密封环之间。4. 根据权利要求1所述的半导体器件，其中，所述第一垂直堆叠的互连件包括导线。5. 根据权利要求4所述的半导体器件，其中，所述第一垂直堆叠的互连件还包括导电 通孔。6. 根据权利要求1所述的半导体器件，其中，所述第一垂直堆叠的互连件具有环形形 状。7. 根据权利要求1所述的半导体器件，其中，所述导电插塞包括从所述第二互连件的 第一导电部件延伸至所述第一垂直堆叠的互连件的第一部分，以及延伸穿过所述第一垂直 堆叠的互连件的至少两个导电部件的第二部分，所述第二部分的宽度大于所述第一部分的 宽度。8. 根据权利要求7所述的半导体器件，其中，所述导电插塞还包括延伸穿过所述第一 衬底的第三部分，所述第三部分的宽度大于所述第二部分的宽度。9. 一种半导体器件，包括： 第一工件，具有第一侧和与所述第一侧相对的第二侧，所述第一工件包括形成在所述 第一侧上的第一介电层，所述第一介电层具有形成在第一介电层中的第一互连件和第二互 连件，其中，所述第一互连件和所述第二互连件均具有环形形状； 第二工件，接合至所述第一工件，所述第二工件包括形成在所述第二工件的第三侧上 的第二介电层，所述第二介电层具有形成在所述第二介电层中的第三互连件，其中，所述第 一工件的所述第一侧面对所述第二工件的所述第三侧；以及 导电插塞，从所述第一工件的所述第二侧延伸至所述第三互连件，所述导电插塞包 括： 第一部分，从所述第三互连件延伸至所述第二互连件；和 第二部分，从所述第二互连件延伸至所述第一互连件，其中，所述第二部分的宽度大于 所述第一部分的宽度。10. -种形成半导体器件的方法，所述方法包括： 提供具有第一侧和与所述第一侧相对的第二侧的第一工件，所述第一工件具有形成在 所述第一侧上的第一介电层中的第一垂直堆叠的互连件； 提供第二工件，所述第二工件具有形成在所述第二工件的第三侧上的第二介电层中的 第二互连件； 将所述第一工件接合至所述第二工件，从而使得所述第一工件的所述第一侧面对所述 第二工件的所述第三侧； 在所述第一工件的所述第二侧上形成开口，所述开口延伸穿过所述第一垂直堆叠的互 连件的至少两个互连件，所述开口暴露至少部分所述第二互连件；以及 用导电材料填充所述开口。
【专利摘要】本发明提供了一种互连器件和形成互连器件的方法。两个集成电路接合在一起。形成穿过衬底中的一个的第一开口。沿着第一开口的侧壁形成一个或多个介电膜。在使用一些焊盘作为硬掩模的同时，形成从第一开口延伸至集成电路中的焊盘的第二开口。用导电材料填充第一开口和第二开口以形成导电插塞。本发明涉及3DIC互连器件及其形成方法。
【IPC分类】H01L21/768, H01L23/528
【公开号】CN105280610
【申请号】CN201510099992
【发明人】蔡纾婷, 林政贤, 杨敦年
【申请人】台湾积体电路制造股份有限公司
【公开日】2016年1月27日
【申请日】2015年3月6日
【公告号】US20150348874