源极/漏极结构及其形成方法
【技术领域】
[0001]本发明涉及半导体集成电路，更具体地，涉及源极/漏极结构及其形成方法。
【背景技术】
[0002]半导体集成电路(1C)工业已经经历了快速增长。1C材料和设计中的技术进步已经产生了数代1C，其中，每一代1C都具有比前一代1C更小且更复杂的电路。在1C演变的过程中，功能密度(即，单位芯片面积上的互连器件的数量)已普遍增加，而几何尺寸(即，使用制造工艺能够制造的最小部件(或线))减小。这种按比例缩小工艺通常通过提高生产效率以及降低相关成本来提供益处。
[0003]这种按比例缩小也增加了加工和制造1C的复杂度，并且为了实现这些进步，需要1C加工和制造中的类似的发展。虽然现有的器件和制造器件的方法通常已能够满足它们的预期目的，但是它们不是在所有方面都完全令人满意，诸如较高的寄生电阻，其降低了半导体器件中的驱动电流。
【发明内容】
[0004]为了解决现有技术中存在的问题，本发明提供了一种器件，包括:栅极堆叠件，设置在衬底上方；源极/漏极(S/D)部件，至少部分地嵌入在邻近所述栅极堆叠件的所述衬底内，所述部件包括:第一半导体材料层；第二半导体材料层，设置在所述第一半导体材料层上方，其中，所述第二半导体材料层的半导体材料与所述第一半导体材料层的半导体材料不同；以及第三半导体材料层，设置在所述第二半导体材料层上方，其中，所述第三半导体材料层包括锡(Sn)材料。
[0005]在上述器件中，其中，所述第一半导体材料层完全地嵌入在所述衬底中。
[0006]在上述器件中，其中，所述第一半导体材料层与所述第二半导体材料层物理接触，以及其中，所述第三半导体材料层与所述第二半导体材料层物理接触。
[0007]在上述器件中，其中，所述第一半导体材料层包括外延生长的硅锗(SiGexl)，其中，Xl是以原子百分比计的Ge组分；所述第二半导体材料层包括选自由外延生长的硅锗(SiGex2)和外延生长的硅锗锡(SiGex3Sny)组成的组中的半导体材料，其中，χ#Ρχ3是以原子百分比计的Ge组分并且y是以原子百分比计的Sn组分；所述第三半导体材料层包括选自由外延生长的锗锡(GeSnz)、硅锗锡(SiGeSnz)、硅锗锡硼(SiGeSnzB)和锗锡硼(GeSnzB)组成的组中的半导体材料，其中，z是以原子百分比计的Sn组分；所述第一半导体材料层的厚度在约5nm至约30nm的范围内；所述第二半导体材料层的厚度在约20nm至约60nm的范围内；以及所述第三半导体材料层的厚度在约5nm至约30nm的范围内。
[0008]在上述器件中，其中，所述第一半导体材料层包括外延生长的硅锗(SiGexl)，其中，Xl是以原子百分比计的Ge组分；所述第二半导体材料层包括选自由外延生长的硅锗(SiGex2)和外延生长的硅锗锡(SiGex3Sny)组成的组中的半导体材料，其中，χ#Ρχ3是以原子百分比计的Ge组分并且y是以原子百分比计的Sn组分；所述第三半导体材料层包括选自由外延生长的锗锡(GeSnz)、硅锗锡(SiGeSnz)、硅锗锡硼(SiGeSnzB)和锗锡硼(GeSnzB)组成的组中的半导体材料，其中，z是以原子百分比计的Sn组分；所述第一半导体材料层的厚度在约5nm至约30nm的范围内；所述第二半导体材料层的厚度在约20nm至约60nm的范围内；以及所述第三半导体材料层的厚度在约5nm至约30nm的范围内。其中，所述第一半导体材料层中的^基本上是常数，所述X:在约10 %至约30 %的范围内；所述第二半导体材料层中的&基本上是常数，所述x2在约30%至约100%的范围内；所述第二半导体材料层中的x3在约85%至约99%的范围内；所述第二半导体材料层中的y在约1%至约10%的范围内；以及所述第三半导体材料层中的z在约1%至约30%的范围内。
[0009]在上述器件中，其中，所述第一半导体材料层包括外延生长的硅锗(SiGexl)，其中，Xl是以原子百分比计的Ge组分；所述第二半导体材料层包括选自由外延生长的硅锗(SiGex2)和外延生长的硅锗锡(SiGex3Sny)组成的组中的半导体材料，其中，χ#Ρχ3是以原子百分比计的Ge组分并且y是以原子百分比计的Sn组分；所述第三半导体材料层包括选自由外延生长的锗锡(GeSnz)、硅锗锡(SiGeSnz)、硅锗锡硼(SiGeSnzB)和锗锡硼(GeSnzB)组成的组中的半导体材料，其中，z是以原子百分比计的Sn组分；所述第一半导体材料层的厚度在约5nm至约30nm的范围内；所述第二半导体材料层的厚度在约20nm至约60nm的范围内；以及所述第三半导体材料层的厚度在约5nm至约30nm的范围内。其中，所述第一半导体材料层中的^以递变的方式从所述第一半导体材料层的底部至顶部从约10%变化至约 15%。
[0010]在上述器件中，其中，所述第一半导体材料层包括外延生长的硅锗(SiGexl)，其中，Xl是以原子百分比计的Ge组分；所述第二半导体材料层包括选自由外延生长的硅锗(SiGex2)和外延生长的硅锗锡(SiGex3Sny)组成的组中的半导体材料，其中，χ#Ρχ3是以原子百分比计的Ge组分并且y是以原子百分比计的Sn组分；所述第三半导体材料层包括选自由外延生长的锗锡(GeSnz)、硅锗锡(SiGeSnz)、硅锗锡硼(SiGeSnzB)和锗锡硼(GeSnzB)组成的组中的半导体材料，其中，z是以原子百分比计的Sn组分；所述第一半导体材料层的厚度在约5nm至约30nm的范围内；所述第二半导体材料层的厚度在约20nm至约60nm的范围内；以及所述第三半导体材料层的厚度在约5nm至约30nm的范围内。其中，所述第二半导体材料层中的&以递变的方式从所述第二半导体材料层的底部至顶部从约35%变化至约 70%。
[0011]在上述器件中，其中，所述衬底包括硅。
[0012]根据本发明的另一方面，提供了一种鳍式场效应晶体管(FinFET)器件，包括:衬底，具有多个第一隔离区；共同的台面和多个鳍，位于两个邻近的第一隔离区之间；单个源极/漏极(S/D)部件，位于所述共同的台面上方，所述单个S/D部件包括:所述第二半导体材料层的半导体材料与所述第一半导体材料层的半导体材料不同；和第三半导体材料层，设置在所述第二半导体材料层上方，其中，所述第三半导体材料层包括锡(Sn)材料；以及多个高k/金属栅极(HK/MG)堆叠件，位于相应的鳍上方，包裹所述鳍的一部分，其中，所述单个S/D部件用作所述多个HK/MG堆叠件的共同的S/D。
[0013]在上述FinFET器件中，其中，所述第一半导体材料层完全地嵌入在所述衬底中。
[0014]在上述FinFET器件中，其中，所述第一半导体材料层完全地嵌入在所述衬底中。其中，所述第一半导体材料层与所述第二半导体材料层物理接触，并且其中，所述第三半导体材料层与所述第二半导体材料层物理接触。
[0015]在上述FinFET器件中，其中，所述第一半导体材料层包括外延生长的硅锗(SiGexl)，其中，Xl是以原子百分比计的Ge组分；所述第二半导体材料层包括选自由外延生长的硅锗(SiGex2)和外延生长的硅锗锡(SiGex3Sny)组成的组中的半导体材料，其中，知和x3是以原子百分比计的Ge组分并且y是以原子百分比计的Sn组分；所述第三半导体材料层包括选自由外延生长的锗锡(GeSnz)、硅锗锡(SiGeSnz)、硅锗锡硼(SiGeSnzB)和锗锡硼(GeSnzB)组成的组中的半导体材料，其中，z是以原子百分比计的Sn组分；所述第一半导体材料层的厚度在约5nm至约30nm的范围内；所述第二半导体材料层的厚度在约20nm至约60nm的范围内；以及所述第三半导体材料层的厚度在约5nm至约30nm的范围内。
[0016]在上述FinFET器件中，其中，所述第一半导体材料层包括外延生长的硅锗(SiGexl)，其中，Xl是以原子百分比计的Ge组分；所述第二半导体材料层包括选自由外延生长的硅锗(SiGex2)和外延生长的硅锗锡(SiGex3Sny)组成的组中的半导体材料，其中，知和x3是以原子百分比计的Ge组分并且y是以原子百分比计的Sn组分；所述第三半导体材料层包括选自由外延生长的锗锡(GeSnz)、硅锗锡(SiGeSnz)、硅锗锡硼(SiGeSnzB)和锗锡硼(GeSnzB)组成的组中的半导体材料，其中，z是以原子百分比计的Sn组分；所述第一半导体材料层的厚度在约5nm至约30nm的范围内；所述第二半导体材料层的厚度在约20nm至约60nm的范围内；以及所述第三半导体材料层的厚度在约5nm至约30nm的范围内。其中，所述第一半导体材料层中的^基本上是常数，所述X:在约10%至约30%的范围内；所述第二半导体材料层中的x2基本上是常数，所述x2在约30%至约100%的范围内；所述第二半导体材料层中的x3在约85%至约99%的范围内；所述第二半导体材料层中的y在约1%至约10%的范围内；以及所述第三半导体材料层中的z在约1%至约30%的范围内。
[0017]在上述FinFET器件中，其中，所述第一半导体材料层包括外延生长的硅锗(SiGexl)，其中，Xl是以原子百分比计的Ge组分；所述第二半导体材料层包括选自由外延生长的硅锗(SiGex2)和外延生长的硅锗锡(SiGex3Sny)组成的组中的半导体材料，其中，知和x3是以原子百分比计的Ge组分并且y是以原子百分比计的Sn组分；所述第三半导体材料层包括选自由外延生长的锗锡(GeSnz)、硅锗锡(SiGeSnz)、硅锗锡硼(SiGeSnzB)和锗锡硼(GeSnzB)组成的组中的半导体材料，其中，z是以原子百分比计的Sn组分；所述第一半导体材料层的厚度在约5nm至约30nm的范围内；所述第二半导体材料层的厚度在约20nm至约60nm的范围内；以及所述第三半导体材料层的厚度在约5nm至约30nm的范围内。其中，所述第一半导体材料层中的^以递变的方式从所述第一半导体材料层的底部至顶部从约10%变化至约15%。
[0018]在上述FinFET器件中，其中，所述第一半导体材料层包括外延生长的硅锗(SiGexl)，其中，Xl是以原子百分比计的Ge组分；所述第二半导体材料层包括选自由外延生长的硅锗(SiGex2)和外延生长的硅锗锡(SiGex3Sny)组成的组中的半导体材料，其中，知和x3是