绝缘条带211、213和215。绝缘条带211、213和215的数目可以根据N型漏极区331与沟道区108之间的距离而变化。绝缘条带结构210可以引起介电RESURF效应，以改善LDM0S晶体管10的击穿电压特性。也就是，绝缘条带结构210可以使由于施加至N型漏极区331的漏极电压所产生的电场从N型源极区315朝向N型漏极区331移动的电子漂移长度增加。因此，LDM0S晶体管10的漏结击穿电压特性改善。如果绝缘条带结构210的深度增加，则电子的漂移长度还可以增加。因此，LDM0S晶体管10的漏结击穿电压特性可以改善得更多。
[0050]如果利用浅沟槽隔离(STI)工艺而不利用硅的局部氧化(L0C0S)工艺来形成绝缘条带211、213和215，则N型第一漂移区353和N型第二漂移区351中的掺杂物(S卩，N型杂质)的损失可被最小化，并且可以抑制LDM0S晶体管10的导通电阻特性的劣化。具有STI结构的绝缘条带211、213和215可以通过刻蚀衬底100以形成沟槽并且通过利用介电材料填充沟槽来形成。因此，当绝缘条带211、213和215是利用STI工艺、而不是L0C0S工艺来形成时，N型第一漂移区353和N型第二漂移区351中的掺杂物的损失可被抑制。这是因为L0C0S工艺是在相对高温下被执行以热氧化硅衬底，而STI工艺是在相对低温下执行。因此，如果绝缘条带211、213和215是利用STI工艺形成的，则LDM0S晶体管10的漏结击穿电压特性可以改善，而不劣化LDM0S晶体管10的导通电阻特性。
[0051]栅电极370可以延伸到第一绝缘条带211上以与第一绝缘条带211的边缘重叠。在此情况下，第一绝缘条带211可以减轻施加至第一绝缘条带211之下的漂移区的电场。也就是，第一绝缘条带211可以将集中在栅电极的与漏极区330相邻的边缘的电场分散开，以降低电场的强度。因此，第一绝缘条带211可以增加LDM0S晶体管10的栅介电击穿电压和漏结击穿电压。
[0052]与栅电极370相邻的第一绝缘条带211的宽度可以大于与漏极区311相邻的第二绝缘条带213和第三绝缘条带215的宽度，使得第一绝缘条带211具有与栅电极370的边缘重叠的场重叠部分。然而，在另一个实施例中，第一、第二和第三绝缘条带211、213和215可具有大体相同的宽度。
[0053]绝缘条带211、213和215可具有STI结构，所述STI结构具有小于P型顶部区391的深度。绝缘条带211、213和215可设置在P型顶部区391中。在一个实施例中，绝缘条带211、213和215中的一个或两个可设置在N型第一漂移区353或N型第二漂移区351中。
[0054]在绝缘条带211、213和215之间限定的有源条带131和133中的至少一个可设置在P型顶部区391中。有源条带131和133可以电连接至接地端子130以将P型顶部区391接地。接地端子130可以将P型顶部区391电连接至P型半导体衬底101、P型阱区105、或外部的接地源。
[0055]在图1和图2中，将会了解到的是，各种结构、结、层、或区是以简化或理想化的形状示出的。因此，结、层、或区的实际形态可被修改成与图1和图2中所示出的不同。此外，结、层、或区的位置可以根据制造工艺或击穿电压设计来改变。此外，可以在结、层、或区中额外地设置其它的结、层、或区以改变结、层、或区的浓度形态。
[0056]如上所述，绝缘条带结构210以及有源条带131和133可以应用于需要大约60伏特或更高击穿电压的各种其它功率器件。例如，绝缘条带结构210以及有源条带131和133可以应用于P沟道LDM0S晶体管、漏极延伸型MOS (DEMOS)晶体管、或横向绝缘栅双极晶体管(IGBT)。此外，绝缘条带结构210以及有源条带131和133可以应用于不具有掩埋层103的LDM0S晶体管、或不具有掩埋层103的DEMOS晶体管。
[0057]图3是示出根据另一个实施例的功率集成器件10的立体图。功率集成器件10可配置在LDM0S晶体管中。在图3中，与图1和图2所使用的相同的附图标记表示相同的元件。
[0058]参见图3，LDM0S晶体管10可包括漂移区。漂移区可包括:设置在P型阱区105中的N型阱区354、设置在N型阱区354中的N型第二漂移区351、以及设置在N型第二漂移区351中的P型顶部区392。不同于图1，N型第二漂移区351可设置为包围P型顶部区392的全部侧壁和底表面。因此，N型第二漂移区351可以将P型顶部区392与N型阱区354隔离开。N型阱区354可以包围N型第二漂移区351，并且可以延伸以接触P型主体区311。在此情况下，沟道区108可以被限定为P型主体区311的位于N型源极区315与N型阱区354之间的上部区域。
[0059]LDM0S晶体管10还可包括在漏极区331与栅电极370之间设置在衬底100的上部区域中以限定有源条带131和133的绝缘条带211、213和215。绝缘条带211、213和215以及有源条带131和133可以在平行于漏极区331的方向上延伸。如上结合图1和图2所述，因为绝缘条带211、213和215是利用STI工艺形成的，因此在形成绝缘条带211、213和215时，N型阱区354、N型第二漂移区351以及有源条带131和133中的掺杂物的损失可被抑制。因此，可以避免LDM0S晶体管10的导通电阻特性的劣化。
[0060]绝缘条带211、213和215可以引起介电RESURF效应，以改善LDM0S晶体管10的击穿电压特性。另外，设置有源条带131和133的P型顶部区392可以通过在P型顶部区392与N型第二漂移区351之间产生结耗尽区而引起RESURF效应，由此改善LDM0S晶体管10的击穿电压特性。
[0061]功率集成器件、例如LDM0S晶体管10可以利用CMOS工艺与逻辑电路一起实现在衬底上。LDM0S晶体管可以如下来制造:制备包括N型掩埋层103和P型阱区105的衬底100 ;在P型阱区105中形成N型第一漂移区353或354 ;在P型阱区105中形成P型主体区311 ;在N型阱区353或354中形成N型第二漂移区351和P型顶部区391或392 ;在N型阱区353或354、N型第二漂移区351以及P型顶部区391或392中形成隔离层230以及绝缘条带211、213和215 ;在P型主体区311与绝缘条带结构210之间的N型阱区353或354上形成顺序层叠的栅氧化物层375和栅电极370 ;以及在P型主体区311和N型第二漂移区351中、或利用栅电极370作为掩模来形成P型主体接触区313、N型源极区315以及N型漏极区331。可以利用STI工艺来形成隔离层230以及绝缘条带211、213和215，以及可以在形成栅电极370时形成互连线。
[0062]绝缘条带211、213和215以及有源条带131和133可以平行于漏极区331或栅电极370来设置，并且可以在与漏极区331或栅电极370相交叉的方向上交替地且反复地排列。因此，在形成绝缘条带211、213和215时，N型阱区353或354、N型第二漂移区351、以及有源条带131和133中的掺杂物的损失可被抑制。因此，可避免LDM0S晶体管10的导通电阻特性的劣化。此外，绝缘条带211、213和215可以引起介电RESURF效应，以改善LDM0S晶体管10的击穿电压特性。另外，具有与第二漂移区351相反的导电类型的顶部区391或392可以延伸到第二漂移区351中，使得有源条带131和133形成在绝缘条带211、213和215之间以及顶部区391或392中。因此，结耗尽区可以形成在顶部区391或392与第二漂移区351之间，以引起RESURF效应并且改善LDM0S晶体管10的击穿电压特性。照此，可以实现高特性LDM0S晶体管。
[0063]绝缘条带211、213和215以及有源条带131和133也可以应用于其它功率器件，例如双扩散MOS(DMOS)晶体管、DEMOS晶体管、或IGBT。虽然图1、图2和图3示出了 N沟道LDM0S晶体管10，但是实施例并不限于N沟道LDM0S晶体管。例如，LDM0S晶体管可以是P沟道LDMOS晶体管。
[0064]图4是示出采用根据一个实施例的功率集成器件的电子器件700的示意图。参见图4，电子器件700可包括用作驱动器电路的高电压集成电路(HVIC)710以及用作开关器件的功率集成器件720。此电子器件700可被配置成单相逆变器。HVIC 710可具有供应电压端子VCC、输入端子IN、以及输出端子0。HVIC 710可以通过供应电压端子VCC来接收电源电压信号以驱动其内部电路。此外，HVIC 710可以通过输入端子IN来接收输入信号以产生输出信号。输出信号可以通过输出端子0而被输出。输出端子0可以连接至功率集成器件720的栅极端子G。
[0065]功率集成器件720可以是根据一个实施例的功率集成器件、例如参考图1至图3所描述的LDM0S晶体管中的任何一个。因此，功率集成器件720可包括具有为1或更大的高宽比的深沟槽场绝缘层(即，绝缘条带211、213和215)。也就是，绝缘条带211、213和215中的每个的深度等于或大于其宽度。功率集成器件720可包括连接至电源端子P的漏极端子D，电源电压施加至电源端子P。此外，功率集成器件720可包括连接至输出端子OUT的源极端子S。续流二极管730可以反向并联地耦接在功率集成器件720的漏极端子D与源极端子S之间。HVIC 710的输出信号可以施加至功率集成器件720的栅极端子G以导通或关断功率集成器件720。如果电子器件700是多相逆变器，则电子器件700可包括多个HVIC 710以及多个功率集成器件720。在此情况下，HVIC 710的数目以及功率集成器件720的数目可以等于多相逆变器的相位数目。
[0066]图5是示出采用根据一个实施例的功率集成器件的电子系统800的框图。参见图5，电子系统800可以是移动系统，其可包括移动电台调制解调器(MSM)810、射频(RF)子系统820、电源管理集成电路(PMIC)830、诸如液晶显示器(IXD)的显示器840、以及存