4H-SiC浮结结势垒肖特基二极管及其制备方法
【技术领域】
[0001]本发明涉及半导体电力电子器件技术领域，特别是涉及一种4H-SiC浮结结势垒肖特基二极管及其制备方法。
【背景技术】
[0002]SiC肖特基势垒二极管作为宽禁带半导体电力电子器件首先在电力电子技术领域替代Si器件。SiC肖特基势垒二极管在电力电子方面的最大优势在于几乎理想的反向恢复特性。目前，商品化的SiC肖特基势垒二极管已经应用在高频开关电源、功率因数校正及电机驱动等领域。与当前最好的功率M0SFET结合使用时，开关频率可以达到400kHz，并有望实现高于1MHz。许多公司在其IGBT变频或逆变装置中使用SiC肖特基势垒二极管取代Si快恢复二极管，其总体效益远远超过SiC与Si器件之间的价格差异而造成的成本增加。
[0003]然而，虽然目前SiC-SBD的研究已经取得了非常瞩目的成果，但其性能离SiC材料本身的极限还有较大距离。近几年，利用物理气相传输法(PVT)生长的SiC晶体和化学气相沉积法(CVD)生长的SiC薄膜取得了惊人的进步，但晶体中仍含有大量的微管、位错和层错等缺陷，这些缺陷严重阻碍了 SiC高压功率器件的性能。同时，从商业化角度看，虽然SiC功率器件市场很大，但SiC能否成功打入功率器件市场，最终还是取决于它的性价比。目前虽已实现了 6英寸4H-SiC衬底制备，但扩径工艺的开发经历了较长时间。因此，在短期内无法通过提高晶体质量及增大SiC衬底尺寸来降低成本时，只有通过改善器件结构，优化结构参数等方面的研究来缩短材料和器件的研制周期，提高成品率及减小芯片面积才是目前降低SiC功率器件价格的正确方向。
[0004]大量Si基器件研究表明，采用新结构可以有效的提高半导体功率器件的性能。2000年，我国电子科技大学陈星弼教授最先提出在功率器件耐压层中引入反型岛(Opposite-doped island)结构来解决功率器件导通电阻与击穿电压之间的关系,通过对导通电阻及击穿电压解析，得到了两者理论计算值。SiC浮结结构功率器件的研究集中在东芝公司。2006 年，T.Hatakeyama 在其发表的文章《Optimizat1n of a SiC Super-SBDBased on Scaling Properties of Power Devices》中利用标度理论对器件结构进行了优化，并与东芝公司合作制备了 4H-SiC浮结肖特基势垒二极管，得到了当时Baliga品质因数(BF0M)最大值。此人在2007年报道中通过优化结构参数及比较终端结构，获得2.57mΩ.cm2的通态比电阻和2.7KV的阻断电压，品质因数达到11354Mff/cm2，接近于4H_SiC单极器件理论极限。
[0005]然而，由浮结结构工作原理可知，优化后的4H_SiC浮结肖特基势垒二极管反向电压时，耗尽区由肖特基接触扩展到浮结后，类似于保护环原理，上半漂移区穿通，电压只在下半漂移区增加。此时，肖特基接触处电场强度很大，接近于临界击穿电场。较大的电场强度使得势垒降低非常明显，反向漏电流很大。同时，浮结层采用离子注入完成，大能量及剂量的高温离子会对SiC晶体造成损伤，虽然高温退火会修复晶格损伤，但必然会对器件特性产生影响，特别是反向漏电流。
[0006]因此，针对上述技术问题，有必要提供一种4H_SiC浮结结势垒肖特基二极管及其制备方法。
【发明内容】
[0007]有鉴于此，本发明的目的在于提供一种4H_SiC浮结结势垒肖特基二极管及其制备方法，该器件结构及工艺流程满足浮结结构改善击穿电压与通态比电阻的同时，反向漏电流降低明显，有效的提升了器件性能。
[0008]为了实现上述目的，本发明实施例提供的技术方案如下:
[0009]一种4H_SiC浮结结势垒肖特基二极管的制备方法，所述方法包括以下步骤:
[0010]S1、提供 4H_SiC 衬底；
[0011]S2、米用低压热壁化学气相淀积法在衬底上生长第一 4H_SiC外延层；
[0012]S3、沉积一定厚度Si02掩膜并光刻出刻蚀窗口，并按照刻蚀窗口对第一 4H_SiC外延层进行刻蚀，形成浮结区域；
[0013]S4、采用低压热壁化学气相淀积法进行4H_SiC同质外延生长，在浮结区域内形成浮结层；
[0014]S5、采用化学机械抛光法将浮结区域外同质外延生长的4H_SiC和Si02掩膜去除；
[0015]S6、采用低压热壁化学气相淀积法在第一 4H_SiC外延层和浮结层上生长第二4H-SiC外延层；
[0016]S7、在第二 4H_SiC外延层上采用离子注入形成结势垒区、结终端扩展及场限环；
[0017]S8、利用化学气相淀积法淀积一定厚度的Si02并光刻形成场板，场板中间形成肖特基接触窗口；
[0018]S9、在衬底背面淀积金属并退火形成欧姆接触的阴极，光刻肖特基接触窗口并淀积形成肖特基接触的阳极。
[0019]作为本发明的进一步改进，所述浮结层包括位于结势垒区下方的浮结层有源区、以及位于结终端扩展和场限环下方的浮结层终端区。
[0020]作为本发明的进一步改进，所述浮结层在浮结层有源区内为条状浮结或点状浮结。
[0021]作为本发明的进一步改进，所述步骤S2和S6中，第一 4H_SiC外延层和第二4H-SiC外延层的生长条件为:高纯比作为载气，硅烷及丙烷作为Si和C源在1600°C下进行同质外延生长，N2作为施主掺杂剂，掺杂浓度Nd = 2.5X1016/cm 3。
[0022]作为本发明的进一步改进，所述第一 4H_SiC外延层的厚度大于第二 4H_SiC外延层的厚度。
[0023]作为本发明的进一步改进，所述步骤S4中4H_SiC同质外延的生长条件为:高纯H2作为载气，硅烷及丙烷作为Si和C源在1600°C下进行同质外延生长，三甲基铝为受主掺杂剂，掺杂浓度Na = lX1018/cm3o
[0024]作为本发明的进一步改进，所述步骤S7中离子注入采用ΑΓ离子按不同能量及计量多次注入，注入温度为500°C。
[0025]作为本发明的进一步改进，所述步骤S7中离子注入后还包括:高温退火去除高能离子注入过程中产生的缺陷并激活注入离子，退火条件为Ar气氛下1600°C退火10分钟。
[0026]作为本发明的进一步改进，所述步骤S9中退火条件为1000°C下氮气环境退火3分钟。
[0027]相应地，本发明还公开了一种4H_SiC浮结结势垒肖特基二极管，所述4H_SiC浮结结势垒肖特基二极管包括:
[0028]4H-SiC 衬底；
[0029]位于衬底上的第一 4H_SiC外延层，第一 4H_SiC外延层上方形成有浮结层；
[0030]位于第一 4H_SiC外延层和浮结层上的第二 4H_SiC外延层；
[0031]位于第二 4H_SiC外延层上的结势垒区、结终端扩展及场限环；
[0032]位于结终端扩展和场限环上方的Si02层、以及位于部分Si02层上的场板，场板中间形成肖特基接触窗口；
[0033]位于衬底背面的欧姆接触的阴极、以及位于肖特基接触窗口内肖特基接触的阳极。
[0034]本发明具有以下有益效果:
[0035]将浮结及结势垒结构引入4H_SiC肖特基势垒二极管中，提出了 4H_SiC浮结结势垒肖特基二极管，改善了 4H-SiC浮结肖特基势垒二极管反向漏电流大的问题；
[0036]同时，考虑到工艺可行性，本发明将传统高温离子注入工艺形成浮结结构的方法改变为刻蚀外延工艺，解决了离子注入产生晶格损伤导致器件性能下降的问题，有效提升了器件性能。
【附图说明】
[0037]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0038]图1为本发明一【具体实施方式】中4H_SiC浮结结势垒肖特基二极管的结构示意图；
[0039]图2a、2b分别为本发明中条状浮结和点状浮结的结构示意图；
[0040]图3a?3i为本发明一【具体实施方式】中4H_SiC浮结结势垒肖特基二极管的制备工艺示意图。
【具体实施方式】
[0041 ] 为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
[0042]参图1所示，本发明的一【具体实施方式】中，4H_SiC浮结结势垒肖特基二极管包括:
[0043]4H-SiC 衬底 10，衬底 10 为 n+ 型；
[0044]位于衬底上的第一 4H_SiC外延层20，第一 4H_SiC外延层20为n_型外延层，第一4H-SiC外延层上方形成有浮结层30，浮结层30内包括若干p型浮结(埋层)；
[0045]位于第一 4H-SiC外延层20和浮结层30上的第二 4H_SiC外延层40，第二 4H_SiC外延层40为η-型外延层；
[0046]位于第二 4H_SiC外延层40上的结势垒区51、结终端扩展52及场限环53 ；
[0047]位于结终端扩展52和场限环53上方的Si02层60、以及位于部分Si02层上的场板70，场板中间形成肖特基接触窗口 ；
[0048]位于衬底10背面的欧姆接触的阴极81、以及位于肖特基接触窗口内肖特基接触的阳极82。
[0049]本发明中浮结结构(FJ)按照电荷补偿原理设计，通过在4H_SiC η型外延层中嵌入Ρ型浮结(埋层)，将漂移区划分成上下两个部分，如图1。由于嵌入了 Ρ型浮结，反向电压增加时，耗尽区由肖特基接触向浮结扩展，上半漂移区完全耗尽时，耗尽区由浮结向阴极扩展，直到下部分漂移区也完全耗尽。与常规肖特基势垒二极管漂移区形成一个三角形电场相比，浮结结构漂移区的上下两部分分别形成了两个三角形的电场，如图1右边所示。因此，相比于传统肖特基势垒二极管形成一个三角形电场