金属层-绝缘层-金属层电容器及其制作方法
【技术领域】
[0001]本发明涉及集成电路领域，具体涉及一种的金属层-绝缘层-金属层电容器及其制作方法。
【背景技术】
[0002]电容器的应用在集成电路设计中始终是一个杠杆，设计者希望使用电容值尽量大的电容器，但大电容值往往带来的就是增大芯片面积，提高制造成本。如何提高单位芯片面积上的电容值(即电容密度)，始终是集成电路领域的一个挑战。
[0003]现有的电容器，大致可以分为前道电容器和后道电容器，前道电容器例如M0S电容器、PN结电容器，后道电容器例如MIM (金属层-绝缘层-金属层)电容器、Μ0Μ (金属层-氧化层-金属层)电容器。其中，MIM电容器可以提供较好的频率以及温度相关特性，并且可形成于层间金属以及铜互连制程，降低与CMOS前端工艺整合的困难度及复杂度，因而被广泛用于各种集成电路例如模拟-逻辑、模拟-数字、混合信号以及射频电路中。
[0004]现有的Μ頂电容器通常为平面结构，包括电容下极板、电容介质层以及电容上极板，形成两层金属电极之间夹着绝缘介质层的三明治结构。对于平面结构的Μ頂电容器，其电容密度最多可以达到4 - 6 fF/μ m2，而在实际应用中，仍然远远无法满足LCD驱动电路、RFCM0S电路等大电容集成电路的需求。
【发明内容】
[0005]本发明的目的在于提供一种金属层-绝缘层-金属层电容器及其制作方法，适于应用于集成电路的片内电容，提高电容密度，满足大电容集成电路的需求。
[0006]为实现上述目的，本发明采用如下技术方案:
本发明的一个方面提供一种金属层-绝缘层-金属层电容器，适于应用于集成电路的片内电容，其包括:第一金属层，于第一金属层上定义有非电容区域、电容区域；于电容区域中的第一金属层表面上设置的若干围堰侧墙，所述围堰侧墙包括位于底部的第一介质层及位于第一介质层上的第一阻挡层，所述围堰侧墙对应有凹槽；于围堰侧墙和凹槽表面依次设置的电容下极板、电容介质层、电容上极板；于电容上极板上设置的导电塞层；于导电塞层上设置的第二金属层。
[0007]优选地,所述围堰侧墙中，所述第一阻挡层高度为50nm_5 μ m,所述第一介质层高度为 50nm_5 μ m。
[0008]优选地，所述第一介质层和第一金属层之间设置有第二阻挡层。
[0009]优选地，所述第一阻挡层、第二阻挡层为SiN，S1N，SiC，SiNC, S1NC中的任意一种或多种组合。
[0010]优选地，所述电容介质层的边缘延伸越过电容下极板的边缘以电性隔离电容上极板和电容下极板。
[0011]优选地，所述凹槽的截面形状为三角形、矩形、多边形、圆形、椭圆形中的任意一种或多种组合。
[0012]优选地，所述第一金属层和所述第二金属层为非电容区域中相邻的金属层或者不相邻的金属层。
[0013]本发明的另一方面提供一种金属层-绝缘层-金属层电容器的制造方法，适于应用于集成电路的片内电容，其包括如下步骤:提供第一金属层，于第一金属层上定义非电容区域、电容区域；于电容区域中的第一金属层表面上设置若干围堰侧墙，所述围堰侧墙包括位于底部的第一介质层及位于第一介质层上的第一阻挡层，所述围堰侧墙对应有凹槽；于围堰侧墙和凹槽表面依次设置电容下极板、电容介质层、电容上极板；于电容上极板上设置导电塞层；于导电塞层上设置第二金属层。
[0014]优选地，于电容区域中的第一金属层表面上设置若干围堰侧墙的步骤包括:于电容区域中的第一金属层表面上依次形成第一介质层、第三阻挡层、第二介质层；刻蚀第二介质层，停止于第三阻挡层，形成若干凸起结构；于第二介质层和第三阻挡层表面形成第一阻挡层；刻蚀凸起结构顶表面的第一阻挡层，刻蚀凸起结构之间的第一阻挡层、第三阻挡层，保留凸起结构侧表面的第一阻挡层作为后续刻蚀的硬掩膜；刻蚀第一阻挡层两侧的第二介质层和第一介质层，保留第一阻挡层下方的第一介质层，形成围堰侧墙。
[0015]优选地，形成所述第一介质层厚度为50nm_5 μ m,形成所述第二介质层厚度为50nm_5 μ m。
[0016]优选地，于形成第一介质层的步骤之前在第一金属层上形成第二阻挡层，于刻蚀第一阻挡层两侧的第二介质层和第一介质层的步骤之后刻蚀凸起结构之间的第二阻挡层。
[0017]优选地，采用各向异性干法刻蚀第一阻挡层、第二阻挡层、第三阻挡层、第一介质层、弟一介质层。
[0018]优选地，所述第一阻挡层、第二阻挡层、第三阻挡层为SiN，S1N，SiC，SiNC,S1NC中的任意一种或多种组合。
[0019]优选地，于电容区域中的第一金属层表面上设置若干围堰侧墙的步骤包括:于电容区域中的第一金属层表面上形成第一介质层；刻蚀第一介质层至预设厚度，形成若干凸起结构；于第一介质层表面形成第一阻挡层；刻蚀凸起结构顶表面的第一阻挡层，刻蚀凸起结构之间的第一阻挡层，保留凸起结构侧表面的第一阻挡层作为后续刻蚀的硬掩膜；刻蚀第一阻挡层两侧的第一介质层，保留第一阻挡层下方的第一介质层，形成围堰侧墙。
[0020]优选地,刻蚀所述第一介质层的预设厚度为50nm_5 μ m,并且所述预设厚度小于所述第一介质层的总厚度。
[0021]优选地，采用各向异性干法刻蚀第一阻挡层、第一介质层。
[0022]优选地，于形成电容介质层的步骤之前去除非电容区域的电容下极板，于形成电容上极板的步骤之后去除非电容区域的电容介质层和电容上极板，使得电容介质层的边缘延伸越过电容下极板的边缘以电性隔离电容上极板和电容下极板。
[0023]优选地，所述凹槽的截面形状为三角形、矩形、多边形、圆形、椭圆形中的任意一种或多种组合。
[0024]优选地，所述第一金属层和所述第二金属层为非电容区域中相邻的金属层或者不相邻的金属层。
[0025]优选地，刻蚀或研磨导电塞层至与非电容区域表面的介质层齐平，于所述导电塞层与所述非电容区域表面的介质层上设置第二金属层。
[0026]与现有技术相比，本发明的具有如下技术效果:
本发明通过采用立体结构的Μ頂电容器，增加了电容上、下极板相对应的有效电极面积，提高了电容密度(通过采用不同的尺寸和材料，本发明的立体结构Μ頂电容器的电容密度可以达到现有平面结构Μ頂电容器的10-200倍)，可在有限的芯片面积上实现较大的电容值，满足了 LCD驱动电路、RFCM0S电路等大电容集成电路的需求，适于应用于集成电路的片内电容。
【附图说明】
[0027]通过说明书附图以及随后与说明书附图一起用于说明本发明某些原理的【具体实施方式】，本发明所具有的其它特征和优点将变得清楚或得以更为具体地阐明。其中:
图1-图10为根据本发明实施例1的金属层-绝缘层-金属层电容器的制造方法的过程意图；
图2-图20为根据本发明实施例2的金属层-绝缘层-金属层电容器的制造方法的过程意图；
图21为沿图6中A-A线得到的剖视示意图的典型实施例，其中，图21(A)为正六边形；图21 (B)为正方形；图21 (C)为三角形；图21 (D)为矩形；图21 (E)为圆形；
图22为沿图16中B-B线得到的剖视示意图的典型实施例，其中，图22 (A)为正六边形；图22 (B)为正