成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，其中所述的第一空隙区域的纵横比小于一。4.如权利要求1所述的制造包括覆盖半导体基板的栅极结构及形成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，其中所述的第二层的厚度小于50nmo5.如权利要求1所述的制造包括覆盖半导体基板的栅极结构及形成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，其中: 形成所述的第三层的电介质材料包含沉积第一金属互连层的层内电介质；以及 形成所述的导电材料包含在所述的第二空隙区域中沉积所述的第一金属互连层的导电金属材料。6.如权利要求1所述的制造包括覆盖半导体基板的栅极结构及形成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，其中形成所述的导电材料包含在所述的第二空隙区域中形成铜材料。7.如权利要求6所述的制造包括覆盖半导体基板的栅极结构及形成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，其中形成所述的导电触点包含: 移除覆盖所述的掺杂区域的所述的第一层的电介质材料的一部分以形成第三空隙区域；以及 在所述的第三空隙区域中形成第二导电材料。8.如权利要求7所述的制造包括覆盖半导体基板的栅极结构及形成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，进一步包含在形成所述的第一层的电介质材料前在所述的掺杂区域上形成触点区域，所述的触点区域由所述的第三空隙区域暴露出来，其中形成所述的第二导电材料包含在所述的第三空隙区域中沉积钨材料，所述的钨材料接触所述的触点区域并且在所述的铜材料与所述的触点区域之间提供电连接。9.如权利要求7所述的制造包括覆盖半导体基板的栅极结构及形成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，进一步包含在形成所述的第二层的电介质材料前平坦化所述的第二导电材料以获得与所述的栅极结构对齐的平面表面，其中平坦化所述的第二导电材料造成所述的导电触点的高度实质上等于所述栅极结构的高度。10.如权利要求9所述的制造包括覆盖半导体基板的栅极结构及形成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，其中: 形成所述的第二层包含整合沉积覆盖所述的平面表面的氮化物材料；以及 形成所述的第三层包含在形成所述的第一空隙区域后整合沉积覆盖所述的氮化物材料的一层氧化物材料。11.一种制造包括覆盖半导体基板的栅极结构及形成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，所述方法包含: 形成覆盖所述的栅极结构及所述的掺杂区域的第一层的电介质材料； 在覆盖所述的掺杂区域的所述的第一层的电介质材料中形成第一空隙区域； 在所述的第一空隙区域中形成第一导电材料，形成在所述的第一空隙区域中的所述的第一导电材料电连接至所述的掺杂区域； 形成覆盖所述的栅极结构、形成在所述的第一空隙区域中的所述的第一导电材料、及所述的第一层的电介质材料的第二层的电介质材料； 在覆盖形成在所述的第一空隙区域中的所述的第一导电材料的所述的第二层中形成第二空隙区域； 同时地在覆盖所述的栅极结构的第二层的电介质材料中形成栅极开口以及在该第二层的电介质材料中触点开口，其中，所述的触点开口具有等于或小于一的纵横比，且其中，所述的栅极开口具有等于或小于一的纵横比； 形成覆盖所述的第二层的金属互连层；以及 在所述的第二空隙区域中形成第二导电材料以透过形成在所述的第一空隙区域中的所述的第一导电材料在所述的金属互连层与所述的掺杂区域之间提供电连接。12.如权利要求11所述的制造包括覆盖半导体基板的栅极结构及形成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，其中: 形成所述的金属互连层包含形成覆盖所述的第二层的电介质材料的导电金属材料；以及 在所述的第二空隙区域中形成所述的第二导电材料包含在所述的第二空隙区域中形成所述的导电金属材料。13.如权利要求12所述的制造包括覆盖半导体基板的栅极结构及形成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，其中形成所述的第二空隙区域包含形成具有纵横比小于一的所述的第二空隙区域并且在形成所述的金属互连层前暴露形成在所述的第一空隙区域中的所述的第一导电材料。14.如权利要求12所述的制造包括覆盖半导体基板的栅极结构及形成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，其中形成所述的金属互连层进一步包含: 在形成所述第二空隙区域后形成第三层的电介质材料；以及 在形成所述导电金属材料前移除所述第三层的电介质材料的一部分以形成覆盖所述第二空隙区域的第三空隙区域，其中形成所述第二导电材料包含在所述第二空隙区域及所述第三空隙区域中并行形成所述导电金属材料。15.如权利要求11所述的制造包括覆盖半导体基板的栅极结构及形成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，进一步包含在形成所述的第一空隙区域前平坦化所述的第一层的电介质材料以获得与所述的栅极结构对齐的平面表面。16.如权利要求15所述的制造包括覆盖半导体基板的栅极结构及形成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，其中在所述第一空隙区域中形成所述第一导电材料包含: 整合沉积覆盖所述平面表面的所述第一导电材料；以及 在形成所述第二层的电介质材料前平坦化所述第一导电材料以获得与所述栅极结构对齐的第二平面表面。17.如权利要求16所述的制造包括覆盖半导体基板的栅极结构及形成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，其中形成所述第二层的电介质材料包含整合沉积覆盖所述第二平面表面的所述第二层的电介质材料至小于约50nm的厚度。18.如权利要求17所述的制造包括覆盖半导体基板的栅极结构及形成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，其中形成所述金属互连层包含: 在形成所述第二空隙区域后整合沉积第三层的电介质材料； 在覆盖所述第二空隙区域的至少一部分的所述第三层的电介质材料中形成第三空隙区域；以及 整合沉积覆盖所述第三层的电介质材料的导电金属材料，所述导电金属材料并行填补所述第二空隙区域及所述第三空隙区域以在所述第二空隙区域中形成所述第二导电材料。19.一种半导体器件，包含: 半导体基板； 覆盖所述半导体基板的栅极结构； 在所述半导体基板中接近所述栅极结构的掺杂区域； 覆盖所述掺杂区域的导电触点，所述导电触点具有实质上等于所述栅极结构的高度的高度； 设置在所述导电触点与所述栅极结构之间的第一电介质材料； 覆盖所述第一电介质材料及所述栅极结构的第二电介质材料； 在所述第二电介质材料中的触点开口和栅极开口，其中，所述的触点开口暴露所述的导电触点，具有等于或小于一的纵横比，以及具有实质上等于触点宽度的触点开口宽度，且其中，所述的栅极开口暴露所述的栅极结构，具有等于或小于一的纵横比，且具有实质上等于所述的栅极结构的宽度的栅极开口宽度；以及 覆盖所述第二电介质材料的金属互连层，所述金属互连层包含导电金属材料，其中所述导电金属材料的至少一部分是形成在覆盖所述导电触点的所述第二电介质材料内，所述导电金属材料具有接触所述导电触点的通触点，且所述通触点具有小于或等于一的纵横比，以在所述金属互连层与所述掺杂区域之间产生电连接。20.如权利要求19所述的半导体器件，其中所述第二电介质材料的厚度小于50nm。
【专利摘要】本发明涉及具有通触点的半导体器件及相关的制造方法，特别涉及一种半导体器件结构的设备及相关的制造方法。制造半导体器件结构的一种方法涉及形成覆盖形成在半导体基板中相邻栅极结构的掺杂区域的一层电介质材料并在所述层的电介质材料中形成导电触点。导电触点覆盖并电连接掺杂区域。所述方法通过形成覆盖导电触点的第二层的电介质材料、在覆盖导电触点的第二层中形成空隙区域、形成覆盖空隙区域的第三层的电介质材料、以及在第三层中形成覆盖第二层中的空隙区域的至少一部分的另一空隙区域来继续。所述方法通过形成填补这两个空隙区域以接触导电触点的导电材料来继续。
【IPC分类】H01L23/485, H01L21/285
【公开号】CN105374672
【申请号】CN201510683289
【发明人】R·黎克特, J·奈恩里奇, H·许勒
【申请人】格罗方德半导体公司
【公开日】2016年3月2日
【申请日】2011年10月13日
【公告号】CN102543848A, DE102011085203A1, US8951907, US20120146106