6的深度小于漂移区205的深度，漏区206的掺杂类型与漂移区205的掺杂类型相同；位于栅极结构另一侧的阱区内的源区207，源区207的深度小于阱区的深度，源区207的掺杂类型与阱区的掺杂类型相反；
[0097]覆盖所述LDM0S晶体管和第二衬底12表面的第一介质层208 ；
[0098]位于第一介质层208和部分厚度的第二衬底12内的第一通孔，所述第一通孔贯穿第一介质层208和源区207的厚度，并暴露出源区207底部的阱区；
[0099]位于源区207底部的阱区内的第一掺杂区210，第一掺杂区210的掺杂类型与阱区的掺杂类型相同；
[0100]填充满第一通孔的第一金属插塞212,第一金属插塞212与源区207和第一掺杂区210电连接。
[0101]在一实施例中，所述阱区和第一掺杂区210的掺杂类型为P型，漂移区205、源区207和漏区206的掺杂类型为N型。
[0102]在一实施例中，所述阱区和第一掺杂区210的掺杂类型为N型，漂移区205、源区207和漏区206的掺杂类型为P型。
[0103]第一区域21的第二衬底12上形成的LDM0S晶体管可以为N型的LDM0S晶体管或P型的LDM0S晶体管；第二区域22的第二衬底12上形成的LDM0S晶体管可以为N型的LDM0S晶体管或P型的LDM0S晶体管。在具体的实施例中，所述第一区域21上形成的LDM0S晶体管的类型与第二区域22上形成的LDM0S晶体管的类型可以相同或不相同。
[0104]所述第一通孔的深度大于源区207的深度，第一通孔的宽度小于源区207的宽度。
[0105]所述第一掺杂区210的深度等于第二衬底12的厚度，第一掺杂区210的宽度大于第一通孔的宽度，第一掺杂区210的底部与掩埋层13的表面接触。
[0106]所述第一掺杂区210的深度为0.1?0.5微米，第一掺杂区210中杂质离子的密度为 1E14 ?lE16atom/cm2。
[0107]所述第一金属插塞212包括:位于第一通孔侧壁和底部的扩散阻挡层、位于扩散阻挡层表面填充满通孔的金属层。
[0108]还包括:位于第一介质层208中的第二金属插塞213,第二金属插塞213与漏区206电连接。
[0109]还包括:位于第一介质层表面上与第一金属插塞212和第二金属插塞213电连接的金属互连线(包括与第一金属插塞212电连接的第一金属互连线214、与第二金属插塞213电连接的第二金属互连线215)。
[0110]需要说明的是，关于上述LDM0S器件的其他限定和描述请参考前述LDM0S器件形成过程部分的相关限定和描述，在此不再赘述。
[0111]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种LDMOS器件的形成方法，其特征在于，包括: 提供绝缘上娃衬底，所述绝缘体上娃衬底包括第一衬底、第二衬底和位于第一衬底和第二衬底之间的掩埋层； 在所述第二衬底上形成LDM0S晶体管，所述LDM0S晶体管包括:位于第二衬底内的阱区，位于阱区内的源区和漏区，源区和漏区的深度小于阱区的深度，源区和漏区的掺杂类型与阱区的掺杂类型相反； 形成覆盖所述LDM0S晶体管和第二衬底表面的第一介质层； 刻蚀所述第一介质层和部分厚度的第二衬底，形成第一通孔，所述第一通孔贯穿第一介质层和源区的厚度，并暴露出源区底部的阱区； 沿第一通孔进行离子注入，在源区底部的阱区内形成第一掺杂区，第一掺杂区的掺杂类型与阱区的掺杂类型相同； 形成填充满第一通孔的第一金属插塞。2.如权利要求1所述的LDM0S器件的形成方法，其特征在于，所述阱区和第一掺杂区的掺杂类型为P型，漂移区、源区和漏区的掺杂类型为N型。3.如权利要求1所述的LDM0S器件的形成方法，其特征在于，所述阱区和第一掺杂区的掺杂类型为N型，漂移区、源区和漏区的掺杂类型为P型。4.如权利要求1所述的LDM0S器件的形成方法，其特征在于，所述第一通孔的深度大于源区的深度，第一通孔的宽度小于源区的宽度。5.如权利要求1所述的LDM0S器件的形成方法，其特征在于，所述第一掺杂区的底部与掩埋层的表面接触，第一掺杂区的宽度大于第一通孔的宽度。6.如权利要求1所述的LDM0S器件的形成方法，其特征在于，所述离子注入的注入深度等于第—衬底的厚度。7.如权利要求1所述的LDM0S器件的形成方法，其特征在于，所述离子注入注入的深度为0.1?0.5微米，剂量为1E14?lE16atom/cm2，角度为0?10度。8.如权利要求7所述的LDM0S器件的形成方法，其特征在于，进行离子注入后，进行退火工艺。9.如权利要求1所述的LDM0S器件的形成方法，其特征在于，所述第一金属插塞包括:位于第一通孔侧壁和底部的扩散阻挡层、位于扩散阻挡层表面填充满通孔的金属层。10.如权利要求1所述的LDM0S器件的形成方法，其特征在于，还包括:刻蚀所述第一介质层，在第一介质层中形成第二通孔，所述第二通孔暴露出漏区的表面。11.如权利要求10所述的LDM0S器件的形成方法，其特征在于，形成填充满第二通孔的第二金属插塞；形成与第一金属插塞和第二金属插塞电连接的金属互连线。12.如权利要求1所述的LDM0S器件的形成方法，其特征在于，所述LDM0S晶体管包括:位于第二衬底内的阱区；位于阱区上的栅极结构；位于栅极结构一侧的阱区内的漂移区，所述漂移区的掺杂类型与阱区的掺杂类型相反；位于漂移区内的漏区，漏区的深度小于漂移区的深度，漏区的掺杂类型与漂移区的掺杂类型相同；位于栅极结构另一侧的阱区内的源区，源区的深度小于阱区的深度，源区的掺杂类型与阱区的掺杂类型相反。13.一种LDM0S器件，其特征在于，包括: 绝缘上硅衬底，所述绝缘体上硅衬底包括第一衬底、第二衬底和位于第一衬底和第二衬底之间的掩埋层； 位于第二衬底上的LDMOS晶体管，所述LDMOS晶体管包括:位于第二衬底内的阱区，位于阱区内的源区和漏区，源区和漏区的深度小于阱区的深度，源区和漏区的掺杂类型与阱区的掺杂类型相反； 覆盖所述LDMOS晶体管和第二衬底表面的第一介质层； 位于第一介质层和部分厚度的第二衬底内的第一通孔，所述第一通孔贯穿第一介质层和源区的厚度，并暴露出源区底部的阱区； 位于源区底部的阱区内的第一掺杂区，第一掺杂区的掺杂类型与阱区的掺杂类型相同； 填充满第一通孔的第一金属插塞，第一金属插塞与源区和第一掺杂区电连接。14.如权利要求13所述的LDMOS器件，其特征在于，所述阱区和第一掺杂区的掺杂类型为P型，漂移区、源区和漏区的掺杂类型为N型。15.如权利要求13所述的LDMOS器件，其特征在于，所述阱区和第一掺杂区的掺杂类型为N型，漂移区、源区和漏区的掺杂类型为P型。16.如权利要求13所述的LDMOS器件，其特征在于，所述第一通孔的深度大于源区的深度，第一通孔的宽度小于源区的宽度。17.如权利要求13所述的LDMOS器件，其特征在于，所述第一掺杂区的深度等于第二衬底的厚度，第一掺杂区的宽度大于第一通孔的宽度，所述第一掺杂区的底部与掩埋层的表面接触。18.如权利要求13所述的LDMOS器件，其特征在于，所述第一金属插塞包括:位于第一通孔侧壁和底部的扩散阻挡层、位于扩散阻挡层表面填充满通孔的金属层。19.如权利要求13所述的LDMOS器件，其特征在于，还包括:位于第一介质层中的第二金属插塞，第二金属插塞与漏区电连接；位于第一介质层表面上与第一金属插塞和第二金属插塞电连接的金属互连线。20.如权利要求13所述的LDMOS器件，其特征在于，所述LDMOS晶体管包括:位于第二衬底内的阱区；位于阱区上的栅极结构；位于栅极结构一侧的阱区内的漂移区，所述漂移区的掺杂类型与阱区的掺杂类型相反；位于漂移区内的漏区，漏区的深度小于漂移区的深度，漏区的掺杂类型与漂移区的掺杂类型相同；位于栅极结构另一侧的阱区内的源区，源区的深度小于阱区的深度，源区的掺杂类型与阱区的掺杂类型相反。
【专利摘要】一种LDMOS器件及其形成方法，LDMOS器件包括：绝缘上硅衬底，包括第一衬底、第二衬底和位于第一衬底和第二衬底之间的掩埋层；位于第二衬底上的LDMOS晶体管，包括：位于第二衬底内的阱区位于阱区内的源区和漏区，源区和漏区的深度小于阱区的深度，源区和漏区的掺杂类型与阱区的掺杂类型相反；覆盖LDMOS晶体管和第二衬底表面的第一介质层；贯穿所述第一通孔和第一介质层和源区的厚度的第一通孔；位于源区底部的阱区内的第一掺杂区，第一掺杂区的掺杂类型与阱区的掺杂类型相同；填充满第一通孔的第一金属插塞，第一金属插塞与源区和第一掺杂区电连接。本发明的LDMOS器件克服了浮体效应的影响。
【IPC分类】H01L21/336, H01L29/78
【公开号】CN105405879
【申请号】CN201410381682
【发明人】李海艇
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2016年3月16日
【申请日】2014年8月5日