记忆元件的制造流程的俯视示意图。图2A至图2E分别是沿图1A至图1E的A-A线的剖面示意图。
[0035]请同时参阅图1A与图2A所示，基底100例如为半导体基底、半导体化合物基底或是绝缘层上有半导体基底(Semiconductor Over Insulator, SOI)。半导体例如是IVA族的原子，例如硅或锗。半导体化合物例如是IVA族的原子所形成的半导体化合物，例如是碳化硅或是硅化锗，或是IIIA族原子与VA族原子所形成的半导体化合物，例如是砷化镓。基底100具有多个第一区R1与多个第二区R2。第一区R1与第二区R2在第二方向D2延伸，且沿着第一方向D1相互交替。第二方向D2与第一方向D1不同。在一实施例中，第一方向D1与第二方向D2实质上垂直。
[0036]接着，在基底100上形成多个字元线104。每一字元线104沿着第一方向D1延伸，且横越第一区R1与第二区R2。具体来说，先在基底100上形成字元线材料层(未绘示)。之后，对字元线材料层进行微影工艺与蚀刻工艺，以在基底100上形成多个字元线104。上述蚀刻工艺可例如是干式蚀刻工艺。干式蚀刻工艺可例如是反应性离子蚀刻法(Reactive1n Etching, RIE)。字元线104的材料可包括多晶娃、金属娃化物、金属或其组合,其形成方法可利用化学气相沉积法来形成。金属硅化物可例如是硅化钨或硅化钴、硅化镍、硅化钛、硅化铜、硅化钥、硅化钽、硅化铒、硅化锆、或硅化钼。
[0037]然后，在相邻的两个字元线104之间形成隔离结构105。每一隔离结构105沿着第一方向D1延伸，且横越第一区R1与第二区R2。具体地说，在基底100上形成隔离结构材料层(未绘示)。之后，对隔离结构材料层进行回蚀刻工艺，以在每一字元线104之间形成隔离结构105。隔离结构105配置于相邻两个字元线104之间，且字元线104与隔离结构105沿着第二方向相互交替，其使得多条字元线104彼此电性隔离。隔离结构105的材料包括氧化硅或介电常数低于4的低介电常数材料层，其形成方法可利用化学气相沉积法来形成。
[0038]请同时参阅图1B与图2B所示，在基底100上形成堆叠层106。堆叠层106包括多个绝缘层106a与多个导体层106b，其中绝缘层106a与导体层106b沿着第三方向D3交互堆叠。第三方向D3与第一方向D1不同，且与第二方向D2不同。在一实施例中，第三方向D3实质上垂直于第一方向D1与第二方向D2,且第一方向D1实质上垂直于第二方向D2。
[0039]在一实施例中，导体层106b的数目可包括8层、16层、32层或更多层。同样地，绝缘层106a配置于相邻两个导体层106b之间，因此，绝缘层106a也可包括8层、16层、32层或更多层。在一实施例中，绝缘层106a的材料可包括氧化硅、氮化硅或其组合，其形成方法可利用化学气相沉积法来形成。导体层106b的材料可包括是掺杂多晶硅、非掺杂多晶硅或其组合，其形成方法可利用化学气相沉积法。
[0040]请同时参阅图1C与图2C所示，对堆叠层106进行微影工艺与蚀刻工艺，以在第一区R1的字元线104上的堆叠层106中形成多个第一孔洞10。第一孔洞10沿着第三方向延伸，暴露出在第一区R1的字元线104。在一实施例中，第一孔洞10的形状可例如是圆形、方形、矩形或任意形状，只要在经过上述微影工艺与蚀刻工艺之后，能够贯穿堆叠层106至字元线104即可。每一第一孔洞10的尺寸可大于或等于所对应的字元线104的宽度，只要每一第一孔洞10不与另一第一孔洞10互相连通即可。上述蚀刻工艺可例如是干式蚀刻工艺。干式蚀刻工艺可例如是反应性离子蚀刻法。
[0041]请同时参阅图1D与图2D所示，在每一第一孔洞10中形成一个栅极柱结构108。每一栅极柱结构108沿着第三方向D3延伸。每一栅极柱结构108包括电荷储存层110与导体柱112 (例如是做为控制栅极)。每一导体柱112的底部与所对应的字元线104电性连接。因此，每一导体柱112可当作对所对应的字元线104的延伸，其具有字元线的作用。每一电荷储存层110位于所对应的导体柱112周围，以使所对应的堆叠层106的多个导体层106b以及导体柱112电性隔离。具体来说，在每一第一孔洞10中形成所对应的栅极柱结构108的步骤如下。首先，在基底100上形成电荷储存材料层(未绘示)。电荷储存材料层覆盖堆叠层106的顶面、第一孔洞10的侧壁以及字元线104的顶面。接着，进行非等向性蚀刻工艺，移除部分该电荷储存材料层，以暴露堆叠层106与字元线104的顶面，以在每一第一孔洞10的侧壁上形成电荷储存层110。之后，在基底100上形成导体材料层，导体材料层覆盖堆叠层106的顶面，并填满第一孔洞10。接着，进行化学机械研磨工艺，移除部分导体材料层至暴露出堆叠层106的顶面，以在每一第一孔洞10中形成导体柱112，使得每一电荷储存层110位于导体柱112周围。在一实施例中，电荷储存材料层的材料可包括氧化层、氮化层或其任意组合的复合层，此复合层可为三层或更多层，本发明并不限于此。电荷储存材料层的形成方法可以是化学气相沉积法、热氧化法等。举例来说，电荷储存材料层可包括氧化层/氮化层/氧化层(ΟΝΟ)、氧化层/氮化层/氧化层/氮化层(ΟΝΟΝ)等复合层。在一实施例中，导体材料层的材料可包括多晶娃、金属娃化物、金属或其组合，其形成方法可利用化学气相沉积法来形成。金属硅化物可例如是硅化钨或硅化钴、硅化镍、硅化钛、硅化铜、硅化钥、硅化钽、硅化铒、硅化锆、或硅化钼。
[0042]请同时参阅图1Ε与图2Ε所示，在第一区R1的隔离结构105上的堆叠层106中形成多个介电柱116。介电柱116沿着第三方向D3延伸，且与栅极柱结构108沿着第二方向D2相互交替，以电性隔离栅极柱结构108与堆叠结构114。
[0043]具体来说，首先，对堆叠层106进行微影工艺与蚀刻工艺，以在第一区R1的隔离结构105上的堆叠层106中形成多个第二孔洞20。第二孔洞20暴露出隔离结构105的表面，且沿着第三方向延伸。第二孔洞20与栅极柱结构108沿着第二方向D2相互交替。每一第二孔洞20的侧壁裸露出与其相邻的栅极柱结构108。在一实施例中，第二孔洞20的形状可例如是圆形、方形、矩形或任意形状，只要在经过上述微影工艺与蚀刻工艺之后，能够贯穿堆叠层106至隔离结构105的顶面即可。每一第二孔洞20的尺寸可大于或等于所对应的隔离结构105的宽度，只要每一第二孔洞20可裸露出所对应的栅极柱结构108即可。在一实施例中，上述蚀刻工艺可例如是干式蚀刻工艺。干式蚀刻工艺可例如是反应性离子蚀刻法。
[0044]接着，在基底100上形成介电材料层(未绘示)，介电材料层填入第二孔洞20中。介电材料层的材料可包括氧化硅、氮化硅或其组合，其形成方法可利用化学气相沉积法来形成。然后，对介电材料层进行平坦化工艺，以暴露出栅极柱结构108与堆叠结构114的顶面，其使得第二孔洞20中形成多个介电柱116。在一实施例中，平坦化工艺可例如是化学机械研磨(Chemical-Mechanical Polishing, CMP)工艺。
[0045]换言之，藉由在第一区R1中的堆叠层106之中嵌入介电柱116与栅极柱结构108，可将堆叠层106分隔成多个堆叠结构114。堆叠结构114沿着第二方向D2延伸，位于相邻两个第一区R1中的介电柱116与栅极柱结构108之间，且横越多个字元线104与多个隔离结构105。当介电柱116与栅极柱结构108任一者不是呈矩形且尺寸不同时，堆叠结构114的侧壁不是平面，其侧壁形状包括锯齿状或波浪状。
[0046]请同时参阅图1E与图2E所示,本发明实施例的记忆元件包括基底100、多个字元线104、多个隔离结构105、多个栅极柱结构108、多个堆叠结构114(例如是做为多个位元线)以及多个介电柱116。
[0047]基底100具有多个第一区R1与多个第二区R2。第一区R1与第二区R2沿着第一方向D1相互交替。多个字元线104位于基底100上。每一字元线104沿着第一方向D1延伸，且横越第一区R1与第二区R2。多个隔离结构105位于相邻两个字元线104之间的基底100上。每一隔离结构105沿着第一方向D1延伸，且横越第一区R1与第二区R2。每一堆叠结构114沿着第二方向D2延伸，且横越位于第二区R2的字元线104与隔离结构105。每一堆叠结构114包括多个绝缘层114a与多个导体层114b。绝缘层114a与导体层1