RD对IG0膜进 行评价，结果未见到结晶峰，确认为非晶质。
[0164] 再次将该附非晶质IG0膜的基板安装于溅射装置，使用Ni靶进行溅射成膜，在非晶 质IG0膜上形成Ni电极从而获得肖特基结。进一步，在该Ni电极上将Au溅射成膜，从而获得 简单构成的肖特基势皇二极管元件。与实施例1同样地对所获得的元件进行评价。将结果示 于表2。
[0165] 实施例13~20
[0166] 适当地变更氧化物半导体的组成等，并且与实施例1同样地制作肖特基势皇二极 管元件，并进行评价。将结果示于表2。
[0167] 需要说明的是，所谓"4H_SiC"，是指具有4层重复结构的六方晶SiC基板，所谓 "YSZ"，是指氧化钇稳定氧化锆基板。
[0168] 另外，在实施例13、16、18、19、20中，使用高电阻的基板，因此电学测定使端子抵接 于欧姆电极与肖特基电极而进行。
[0169] 比较例1
[0170] 准备电阻率0.02 Ω · cm的n型硅(Si)基板，利用稀氢氟酸进行处理而去除形成于 基板的表面的自然氧化膜。将该Si基板安装于溅射装置(岛津制作所制造:HSM552)，首先将 Ti成膜作为欧姆电极。接着，使用SiC靶(SUMI ΤΟΜΟ OSAKA CEMENT公司制造)作为溅射靶，在 RF100W的条件下进行溅射放电，而在带有Ti的Si基板上的Ti层上形成厚度Ιμπι的SiC膜。 [0171]接着，通过光微影法而将该SiC膜图案化，形成所需的图案之后，在空气中、300°C、 1小时的条件下进行退火。利用XRD、以及SEM确认SiC膜，结果为多晶。
[0172] 再次将该带有多晶SiC的基板安装于溅射装置，使用Ni靶进行溅射成膜，在多晶 SiC上形成Ni电极而获得肖特基结。进一步，在该Ni电极上将Au派射成膜，而获得简单构成 的肖特基势皇二极管元件。
[0173] 对所获得的元件与实施例1同样地进行评价。将结果示于表2。
[0174] 比较例1中得到的元件的载流子浓度显示5 X1015cnf3,但η值超过10,未显示令人 满意的二极管特性。另外，绝缘破坏电场也停留于0. lMV/cm。
[0175] 比较例2
[0176] 使用单晶GaN代替SiC靶作为靶进行溅射，除此以外，与比较例1同样地制作包含多 晶GaN的肖特基势皇二极管，并进行评价。将结果示于表2。
[0177] 比较例2中得到的元件的η值超过10，未显示令人满意的二极管特性，绝缘破坏电 场也停留于0 · lMV/cm〇
[0178] 比较例3
[0179] 使用包含In203 :Al203 = 20:80wt%的组成比例的氧化物材料代替SiC靶作为靶，将 半导体成膜后的退火设为150°C，除此以外，与比较例1同样地制作肖特基势皇二极管元件， 并进行评价。将结果示于表2。
[0180] 比较例3中得到的元件的带隙为5.8eV以上，非常宽，但载流子浓度低于1013cnf3， 非常小，无法获得充分的顺向电流。
[0181] [表 2]
[0184] 本发明的肖特基势皇二极管元件可适合地用于要求高速工作、开关特性的电路、 电气设备、电子设备、电动车辆等。
[0185] 在上述详细地说明了若干本发明的实施方式和/或实施例，但本领域技术人员容 易实质上不脱离本发明的新颖教导及效果，对这些作为例示的实施方式和/或实施例施加 大量变更。因此，这些大量变更包含于本发明的范围内。
[0186] 将成为本申请的巴黎优先权的基础的日本申请说明书的内容全部引用于本文。
【主权项】
1. 一种肖特基势皇二极管元件，其具有硅（Si)基板、氧化物半导体层、及肖特基电极 层，且所述氧化物半导体层包含具有3.OeV以上且5.6eV以下的带隙的多晶和/或非晶质的 氧化物半导体。2. 如权利要求1所述的肖特基势皇二极管元件，其中，所述氧化物半导体包含选自In、 11、211、63及311中的1种以上。3. 如权利要求1或2所述的肖特基势皇二极管元件，其中，所述氧化物半导体层包含铟 (In)作为主成分。4. 如权利要求1~3中任一项所述的肖特基势皇二极管元件，其中，在所述氧化物半导 体层中，铟的含量相对于全部金属元素的含量的原子组成百分率（[In]/([In] + [In以外的 全部金属元素])X100)为30~100原子％。5. 如权利要求1~4中任一项所述的肖特基势皇二极管元件，其中，在所述硅基板上形 成有所述氧化物半导体层，在所述氧化物半导体层上形成有所述肖特基电极层。6. 如权利要求1~4中任一项所述的肖特基势皇二极管元件，其中，在所述硅基板上形 成有所述肖特基电极层，在所述肖特基电极层上形成有所述氧化物半导体层。7. 如权利要求2~6中任一项所述的肖特基势皇二极管元件，其中，所述氧化物半导体 层还包含选自六1、3丨、211、63、^\2广〇6、3111、及311中的1种以上的元素。8. 如权利要求1~7中任一项所述的肖特基势皇二极管元件，其中，所述氧化物半导体 层在室温下的载流子浓度为1Xl〇14cnf3以上且1X1017cnf3以下。9. 如权利要求1~8中任一项所述的肖特基势皇二极管元件，其以所述氧化物半导体层 的端部不露出的方式被绝缘膜被覆。10. -种电路，其包含权利要求1~9中任一项所述的肖特基势皇二极管元件。11. 一种电气设备，其包含权利要求1~9中任一项所述的肖特基势皇二极管元件。12. -种电子设备，其包含权利要求1~9中任一项所述的肖特基势皇二极管元件。13. -种车辆，其包含权利要求1~9中任一项所述的肖特基势皇二极管元件。14. 一种结构体，其包含氧化物半导体层与金属薄膜，所述氧化物半导体层包含具有 3.OeV以上且5.6eV以下的带隙的多晶和/或非晶质的氧化物半导体，且该结构体包含所述 氧化物半导体层与所述金属薄膜发生电接触的区域。15. 如权利要求14所述的结构体，其中，所述氧化物半导体以In为主成分。16. 如权利要求14或15所述的结构体，其中，所述金属薄膜的功函数为4.7eV以上。17. 如权利要求14~16中任一项所述的结构体，其中，所述氧化物半导体为结晶质，且 在所述氧化物半导体中，以全部金属元素中3原子％以上且30原子％以下的比例包含选自 Al、Si、Ce、Ga、Hf、Zr及Sm中的至少1种元素。18. 如权利要求14~17中任一项所述的结构体，其中，所述氧化物半导体在室温下的载 流子浓度为1Xl〇14cnf3以上且1X1017cm_3以下。19. 如权利要求14~18中任一项所述的结构体，其中，所述氧化物半导体层的膜厚为 50nm~20μπι〇20. -种氧化物半导体基板，其是权利要求14~19中任一项所述的结构体层叠于导电 性基板上而成的。21. 如权利要求20的氧化物半导体基板，其中，所述导电性基板由选自单晶硅、多晶硅 及微晶硅中的1种以上构成。22. -种氧化物半导体基板，其是权利要求14~19中任一项所述的结构体层叠于电绝 缘性基板上而成的。23. -种功率半导体元件，其使用了权利要求20~22中任一项所述的氧化物半导体基 板。24. -种二极管元件，其使用了权利要求20~22中任一项所述的氧化物半导体基板。25. -种肖特基势皇二极管元件，其使用了权利要求20~22中任一项所述的氧化物半 导体基板。26. 如权利要求25所述的肖特基势皇二极管元件，其将所述金属薄膜作为肖特基电极 层。27. -种电路，其包含权利要求23所述的功率半导体元件、权利要求24所述的二极管元 件、或者权利要求25或26所述的肖特基势皇二极管元件。28. -种电气设备，其包含权利要求27所述的电路。29. -种电子设备，其包含权利要求27所述的电路。30. -种车辆，其包含权利要求27所述的电路。
【专利摘要】本发明提供一种肖特基势垒二极管元件，其具有硅(Si)基板、氧化物半导体层、及肖特基电极层，且上述氧化物半导体层包含具有3.0eV以上且5.6eV以下的带隙的多晶和/或非晶质的氧化物半导体。
【IPC分类】H01L29/06, H01L29/872, H01L29/22, H01L29/47, H01L29/861, H01L29/868
【公开号】CN105453272
【申请号】CN201480045490
【发明人】笘井重和, 柴田雅敏, 川岛绘美, 矢野公规, 早坂紘美
【申请人】出光兴产株式会社
【公开日】2016年3月30日
【申请日】2014年8月8日
【公告号】US20160197202, WO2015025499A1