半导体结构及其形成方法
【技术领域】
[0001]本发明涉及半导体制作领域技术，特别涉及一种半导体结构及其形成方法。
【背景技术】
[0002]随着超大规模集成电路工艺技术的不断进步，半导体结构的特征尺寸不断缩小，芯片面积持续增大，半导体结构的RC(R指电阻，C指电容)延迟问题变得更为显著。特别是由于金属布线的线间电容影响日益严重，造成器件性能大幅度下降，已经成为半导体工业进一步发展的关键制约因素。
[0003]半导体结构的金属互连线之间的寄生电容和互连电阻造成了信号的传输延迟。由于铜具有较低的电阻率，优越的抗电迁移特性和高的可靠性，能够降低金属的互连电阻，进而减小总的互连延迟效应，现已由常规的招互连改变为低电阻的铜互连。
[0004]然而，随着半导体技术朝向小型化微型化的方向发展，亟需提供一种新的半导体结构及其形成方法，以满足器件半导体技术小型化微型化的发展趋势。
【发明内容】
[0005]本发明解决的问题是提供一种半导体结构及其形成方法，提高半导体结构中的互连线或导电插塞的密度，满足半导体结构小型化微型化的发展趋势。
[0006]为解决上述问题，本发明提供一种半导体结构的形成方法，包括:提供基底；形成覆盖于所述基底表面的初始金属层；刻蚀所述初始金属层形成分立的第一金属层，相邻第一金属层之间具有暴露出基底表面的开口 ；形成覆盖于所述第一金属层侧壁表面的侧墙，且所述侧墙的材料为绝缘材料；在形成所述侧墙后，形成填充满所述开口的第二金属层。
[0007]可选的，所述开口的剖面形貌为上宽下窄；所述第一金属层的剖面形貌为上窄下宽。
[0008]可选的，所述第二金属层的剖面形貌为上宽下窄。
[0009]可选的，刻蚀所述初始金属层的工艺步骤包括:在所述初始金属层表面形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，采用干法刻蚀工艺，刻蚀所述初始金属层直至暴露出基底表面，形成分立的第一金属层，相邻第一金属层之间具有暴露出基底表面的开□。
[0010]可选的，所述干法刻蚀工艺的刻蚀气体包括h2。
[0011]可选的，所述初始金属层的材料为Cu、Al或W。
[0012]可选的，所述侧墙的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、低k介质材料或超低k介质材料。
[0013]可选的，形成所述侧墙的工艺步骤包括:形成覆盖于第一金属层表面、开口底部和侧壁表面的侧墙膜；回刻蚀所述侧墙膜，刻蚀去除位于第一金属层顶部表面、以及基底表面的侧墙膜，形成覆盖于所述第一金属层侧壁表面的侧墙。
[0014]可选的，采用原子层沉积工艺形成所述侧墙膜。
[0015]可选的，采用氟基等离子回刻蚀所述侧墙膜；将0?4、01&、012&、01#或SF6等离子体化以形成氟基等离子体。
[0016]可选的，所述第二金属层顶部表面、侧墙顶部表面与第一金属层顶部表面齐平。
[0017]可选的，形成第二金属层的工艺步骤包括:形成填充满所述开口的第二金属层，所述第二金属层还覆盖于第一金属层顶部表面，且所述第二金属层顶部表面高于第一金属层顶部表面；平坦化所述第二金属层、侧墙以及第一金属层，直至第二金属层顶部表面、侧墙顶部表面与第一金属层顶部表面齐平。
[0018]可选的，所述第二金属层为单层结构或叠层结构，所述第二金属层为单层结构时，所述第二金属层包括填充满开口的金属体层；所述第二金属层为叠层结构时，所述第二金属层包括:位于开口底部表面和侧壁表面的阻挡层；位于阻挡层表面且填充满开口的金属体层。
[0019]可选的，所述阻挡层的材料为氮化钛或氮化钽；所述金属体层的材料为Cu、Al或W。
[0020]可选的，所述基底内具有依次间隔排列的第一底层金属层和第二底层金属层；所述第一金属层与第一底层金属层电连接；所述第二金属层与第二底层金属层电连接。
[0021]本发明还提供一种半导体结构，包括:基底；位于所述基底表面若干分立的第一金属层，相邻第一金属层之间具有暴露出基底表面的开口，且第一金属层的剖面形貌为上窄下宽；位于所述第一金属层侧壁表面的侧墙，且所述侧墙的材料为绝缘材料；覆盖于所述侧墙表面且填充满开口的第二金属层，且第二金属层的剖面形貌为上宽下窄。
[0022]可选的，所述第一金属层顶部表面、侧墙顶部表面与第二金属层顶部表面齐平。
[0023]可选的，所述侧墙的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、低k介质材料或超低k介质材料。
[0024]可选的，所述第一金属层的材料为Cu、Al或W ;所述第二金属层的材料为Cu、Al或W。
[0025]与现有技术相比，本发明的技术方案具有以下优点:
[0026]本发明提供一种半导体结构的形成方法，在基底表面形成初始金属层后，刻蚀初始金属层形成第一金属层，相邻第一金属层之间具有暴露出基底表面的开口 ；形成覆盖于第一金属层侧壁表面的侧墙，且所述侧墙的材料为绝缘材料；在形成侧墙后，形成填充满开口的第二金属层。第一金属层和第二金属层作为半导体结构的互连线或导电插塞；由于所述侧墙的宽度可以做的很小，因此第一金属层和第二金属层之间的距离相应的也可以做的很小，形成依次间隔排列的第一金属层和第二金属层，因此本发明形成的半导体结构的互连线或导电插塞的密度大，满足半导体技术小型化微型化的发展趋势。
[0027]同时，由于基底尺寸相对较大，因此在基底表面形成的初始金属层的晶粒尺寸相对较大，初始金属层内的晶界散射较弱；相应的刻蚀初始金属层形成第一金属层后，第一金属层内的晶界散射仍然较弱，因此第一金属层的电阻率相对较小且抗电迁移能力强，从而有利于提高半导体结构的电学性能。
[0028]进一步，形成侧墙的工艺步骤包括:形成覆盖于第一金属层表面、开口底部和侧壁表面的侧墙膜；回刻蚀所述侧墙膜，刻蚀去除位于第一金属层顶部表面、以及基底表面的侧墙膜，形成覆盖于所述第一金属层侧壁表面的侧墙。本发明采用沉积以及回刻蚀工艺形成侧墙，避免传统光刻工艺带来的光刻偏差，降低了工艺难度以及生产成本；并且当半导体结构的尺寸越来越小时，沉积与回刻蚀工艺精确度远比传统光刻工艺的精确度高，从而使得形成的半导体结构具有更高的可靠性。
[0029]更进一步，第一金属层的剖面形貌为上窄下宽，第二金属层的剖面形貌为上宽下窄；所述第一金属层和第二金属层的剖面形貌互补，充分有效的利用了空间，从而有利于进一步提高半导体结构互连线或导电插塞的密度。
[0030]本发明还提供一种半导体结构，基底；位于所述基底表面的若干分立的第一金属层，相邻第一金属层之间具有暴露出基底表面的若干开口，且第一金属层的剖面形貌为上窄下宽；位于所述第一金属层侧壁表面的侧墙，且所述侧墙的材料为绝缘材料；覆盖于所述侧墙表面且填充满开口的第二金属层，且第二金属层的剖面形貌为上宽下窄。第一金属层和第二金属层作为半导体结构的互连线或导电插塞；通过在基底表面设置依次间隔排列的第一金属层和第二金属层，且第一金属层的剖面形貌为上窄下宽，第二金属层的剖面形貌为上宽下窄，使得第一金属层和第二金属层的形貌互补，从而充分有利的利用空间，使得半导体结构的互连线或导电插塞的密度得到提高。
【附图说明】
[0031]图1及图3为一实施例提供的半导体结构形成过程的剖面结构示意图；
[0032]图4至图10为本发明另一实施例提供的半导体结构形成过程的剖面结构示意图。
【具体实施方式】
[0033]由【背景技术】可知，亟需提供一种新的半导体结构及其形成方法，以满足半导体技术小型化微型化的发展趋势。
[0034]在一个实施例中，请参考图1至图3，半导体结构的形成工艺包括以下工艺步骤:
[0035]参考图1，提供基底100，所述基底100内形成有底层金属层101 ;在所述基底100表面形成介质层102 ;在所述介质层102表面形成掩膜层103,所述掩膜层103内具有暴露出介质层102表面的开口 104 ；
[0036]参考图2，以所述掩膜层103 (参考图1)为掩膜，沿开口 104 (参考图1)刻蚀介质层102，在所述介质层102内形成暴露出基底101表面的开口 105，且所述开口 105底部暴露出底层金属层101表面；去除所述掩膜层103。
[0037]参考图3,形成填充满开口 105 (参考图2)的顶层金属层106,所述顶层金属层106还覆盖于介质层102顶部表面；平坦化所述顶层金属层106,直至顶层金属层106与介质层102顶部齐平。
[0038]随着半导体技术的不断发展，位于基底100内的相邻顶层金属层101之间的距离越来越小，因此相邻开口 105之间的距离也将随之减小；相应的，图形化的掩膜层103之间的开口