意图；
[0038]图15是沿图13的BB’方向的剖面示意图；
[0039]图16是本实用新型实施例一形成第一焊盘和第二焊盘后的俯视图；
[0040]图17是沿图16的AA’方向的剖面示意图；
[0041]图18是沿图16的BB’方向的剖面示意图；
[0042]图19是本实用新型实施例一的倒装LED芯片的衬底结构和外延层局部放大的剖面示意图；
[0043]图20是本实用新型实施例一的连通介质层局部放大的俯视图；
[0044]图21是本实用新型实施例二的倒装LED芯片的衬底结构和外延层局部放大的剖面示意图；
[0045]图22是本实用新型实施例二的连通介质层局部放大的俯视图；
[0046]图23是本实用新型实施例三的连通介质层局部放大的俯视图；
[0047]图24是本实用新型实施例四的连通介质层局部放大的俯视图。
【具体实施方式】
[0048]以下结合附图和具体实施例对本实用新型提出的倒装LED芯片作进一步详细说明。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。
[0049]实施例一
[0050]如图1?20所示，所述倒装LED芯片包括:衬底结构100，外延层110，接触层120，第一连通电极131和第二连通电极132，绝缘反射层140，第一焊盘151和第二焊盘152。
[0051]所述衬底结构100包括依次形成的支撑衬底101、晶格匹配层102、具有周期性排列的柱状结构103a的连通介质层103、所述晶格匹配层102形成于所述支撑衬底101上，所述连通介质层103形成于所述晶格匹配层102上并暴露出部分所述晶格匹配层102。
[0052]所述外延层110包括依次形成的N型半导体层111、有源层112以及P型半导体层113，所述N型半导体层111覆盖所述连通介质层103以及所述晶格匹配层102，所述晶格匹配层102的晶体结构与所述N型半导体层111的晶体结构相同，所述外延层110上设置有至少一个凹槽110a，所述凹槽IlOa的深度大于所述P型半导体层113和所述有源层112厚度的总和而小于所述外延层110的厚度，即所述凹槽IlOa内的P型半导体层113和有源层112完全被去除，而N型半导体层111被去除一部分，本实用新型对所述凹槽IlOa的形状不做限定。
[0053]所述接触层120形成于所述P型半导体层113上，所述接触层120中形成有暴露所述凹槽IlOa的接触层开孔120a。本实施例中，所述接触层开孔120a为长条状，且其宽度大于所述凹槽IlOa的宽度。
[0054]所述第一连通电极131位于所述凹槽IlOa内的N型半导体层111上，所述第二连通电极132位于所述接触层120上，所述第一连通电极131和第二连通电极132间隔排布。
[0055]所述绝缘反射层140具有暴露第一连通电极131的预定区域的第一绝缘反射层开孔141和暴露第二连通电极132的预定区域的第二绝缘反射层开孔142。所述第一绝缘反射层开孔141和第二绝缘反射层开孔142沿所述第一连通电极131和第二连通电极132的长度方向错开分布，即所述第一绝缘反射层开孔141和第二绝缘反射层开孔142既不在同一水平方向也不在同一竖直方向。本实施例中，所述第一绝缘反射层开孔141和第二绝缘反射层开孔142均为长条状。所述绝缘反射层140可以是DBR。所述绝缘反射层140还可以由金属反射层和绝缘介质层组合而成，所述金属反射层的材料为银，所述绝缘介质层的材料为二氧化娃、氮化娃或氮氧化娃中的至少一种。当所述绝缘反射层140是DBR时，所述接触层120的材料可以为ITO。当所述绝缘反射层140是银金属反射层和绝缘介质层组合而成时，所述接触层120的材料可以为Ni。
[0056]所述第一焊盘151和第二焊盘152形成于所述绝缘反射层140上，所述第一焊盘151通过第一绝缘反射层开孔141与所述第一连通电极131形成电连接，所述第二焊盘152通过第二绝缘反射层开孔142与所述第二连通电极132形成电连接。本实施例中，所述第一焊盘151和第二焊盘152沿所述第一连通电极131和第二连通电极132的长度方向上下排列，并且，所述第一焊盘151覆盖所有第一绝缘反射层开孔141，所述第二焊盘152覆盖所有第二绝缘反射层开孔142。
[0057]进一步的，所述倒装LED芯片还包括钝化保护层(未图示)，所述钝化保护层上设置有暴露所述第一焊盘151部分区域的第一钝化保护层开孔和暴露第二焊盘152部分区域的第一钝化保护层开孔，以便后续与倒装基板形成电连接。
[0058]图19是本实用新型实施例一的倒装LED芯片的衬底结构和外延层局部放大的剖面示意图，图20是本实用新型实施例一的连通介质层局部放大的俯视图。如图19和20所示，本实施例中柱状结构103a是柱状空洞，通过所述柱状空洞暴露所述晶格匹配层102。具体地说，所述柱状结构103a为圆柱形空洞。当然，所述支撑衬底101边缘的柱状结构103a可以是不完整的圆柱形空洞，本实用新型对柱状结构103a的数量和排布方式不加限制，可根据实际布图情况相应的调整。
[0059]所述支撑衬底101为表面平坦的蓝宝石衬底。所述具有周期性排列的柱状结构的连通介质层103的材料为二氧化娃、氮化娃或氮氧化娃，上述材料均为LED制作工艺中经常采用的材料，成本较低。
[0060]所述N型半导体层111的材料例如为掺娃的氮化镓(GaN)。所述有源层112例如为InxGaU和InyGaU交替层叠而成的至少5个周期的周期性结构，其中，O彡x < 1，O < y < 1，且X # y。所述P型半导体层113的材料例如为掺镁的氮化镓(GaN)。所述晶格匹配层102的晶体结构与所述N型半导体层111的晶体结构相同，例如所述晶格匹配层102为氮化镓薄膜或者氮化铝薄膜，因而以获得较佳的晶格匹配效果，减少位错缺陷。
[0061]本实施例中，所述晶格匹配层102的厚度为0.1?2微米，优选为0.1?I微米，所述连通介质层103的厚度同样为0.1?2微米，优选为0.1?I微米。
[0062]相应的，本实施例还提供一种倒装LED芯片制作方法，下面结合附图对本实用新型提出的倒装LED芯片制作方法作更进一步说明。
[0063]首先，如图19?20所示，提供一支撑衬底101，在所述支撑衬底101上形成晶格匹配层102，在所述晶格匹配层102上形成具有周期性排列的柱状结构103a的连通介质层103，所述连通介质层103暴露出部分所述晶格匹配层102，以形成衬底结构100。
[0064]接着，如图1?3所示，在所述衬底结构100上形成外延层110，所述外延层110包括依次形成的N型半导体层111、有源层112以及P型半导体层113，所述N型半导体层111覆盖所述连通介质层103以及所述晶格匹配层102。如图4?6所示，通过光刻和刻蚀工艺，在所述外延层110中形成至少一个暴露所述N型半导体层111的凹槽110a。
[0065]接着，如图7?9所示，在所述P型半导体层113上形成接触层120，所述接触层120中形成有暴露所述凹槽IlOa的接触层开孔120a。
[0066]接着，如图10?12所示，形成第一连通电极131和第二连通电极132，所述第一连通电极131位于所述凹槽IlOa内的N型半导体层111上，所述第二连通电极132位于所述接触层120上。
[0067]接着，如图13?15所示，在接触层120上形成绝缘反射层140，所述绝缘反射层140具有暴露第一连通电极131的预定区域的第一绝缘反射层开孔141和暴露第二连通电极132的预定区域的第二绝缘反射层开孔142。具有较高的反射性的绝缘反射层能够保证较多的光射向LED芯片的衬底结构方向，可提高发光效率。
[0068]接着，如图16?18所示，形成第一焊盘151和第二焊盘152，所述第一焊盘151和第二焊盘152形成于所述绝缘反射层140上。所述第一焊盘151通过第一绝缘反射层开孔141与所述第一连通电极131形成电连接，进而与N型半导体层111形成电连接。所述第二焊盘152通过第二绝缘反射层开孔142与所述第二连通电极132