。该芯片搭载部TAB1和芯片搭载部TAB2被配置成通过封固体MR而被物理分离，结果，芯片搭载部TAB1和芯片搭载部TAB2电分离。即，本实施方式2的半导体器件PAC4，具有被封固体MR电分离的芯片搭载部TAB1和芯片搭载部TAB2，芯片搭载部TAB1的下表面及芯片搭载部TAB2的下表面从封固体MR的下表面露出。这样在本实施方式2的半导体器件PAC4中，与图39的(b)所示的端子TE(Ul)和端子TE (U2)这两个端子对应地，设置相互电分离的芯片搭载部TAB1和芯片搭载部TAB2。
[0268]接着，说明本实施方式2的半导体器件PAC4的内部结构。图41是表示本实施方式2的半导体器件PAC4的内部结构的图。具体而言，图41的(a)与俯视图对应，图41的(bl)与图41 (a)的A1 — A1线剖视图对应，图41的(b2)与图41 (a)的A2 — A2线剖视图对应。此外，图41的(cl)与图41(a)的B1 — B1线剖视图对应，图41的(c2)与图41的(a)的B2 - B2线剖视图对应。
[0269]首先，在图41的(a)中，作为发射端子ET的引线LD1A具有被封固体MR封固的部分(第一部分)和从封固体MR露出的部分(第二部分)，引线LD1A的第二部分通过形成有狭缝而被分割为多个。同样，作为阳极端子AT的引线LD1B具有被封固体MR封固的部分(第三部分)和从封固体MR露出的部分(第四部分)，引线LD1B的第四部分通过形成有狭缝而被分割为多个。
[0270]接着，在图41的(a)中，在封固体MR的内部配置有矩形形状的芯片搭载部TAB1和矩形形状的芯片搭载部TAB2，芯片搭载部TAB1和芯片搭载部TAB2相互分离。这些芯片搭载部TAB1及芯片搭载部TAB2也作为用于提高散热效率的散热器发挥作用，例如由以导热率高的铜为主成分的材料构成。
[0271]在芯片搭载部TAB1上经由导电性粘接材料ADH1，搭载形成有IGBT的半导体芯片CHP1。另一方面，在芯片搭载部TAB2上，经由导电性粘接材料ADH1，搭载形成有二极管的半导体芯片CHP2。
[0272]接着，如图41的(a)及图41的(cl)所示，在半导体芯片CHP1的发射电极焊盘EP上，经由导电性粘接材料而配置作为导电性部件的夹具CLP1。该夹具CLP1经由导电性粘接材料与发射端子ET连接。因而，半导体芯片CHP1的发射电极焊盘EP经由夹具CLP1与发射端子ET电连接。
[0273]另一方面，如图41的(a)及图41的(c2)所示，在半导体芯片CHP2的阳极电极焊盘ADP上，经由导电性粘接材料而配置作为导电性部件的夹具CLP2。该夹具CLP2经由导电性粘接材料与阳极端子AT连接。因而，半导体芯片CHP2的阳极电极焊盘ADP经由夹具CLP2与阳极端子AT电连接。
[0274]在此，在本实施方式2中，也在封固体MR的内部设置支承部SPU1，通过该支承部SPU1支承夹具CLP1。具体而言，如图41的(a)所示，以夹着半导体芯片CHP1的方式设置一对支承部SPU1，一对支承部SPU1分别沿与引线LD2的突出方向并行的y方向延伸。并且，在本实施方式2，夹具CLP1由将引线LD1A和半导体芯片CHP1连接的主体部BDU1、和与主体部BDU1连接且沿X方向延伸的一对延伸部EXU1构成。此时，如图41的(a)所示，一对延伸部EXU1分别搭载于一对支承部SPU1的各支承部上，由此，夹具CLP1被一对支承部SPU1支承。S卩，在本实施方式2中，夹具CLP1搭载于引线LD1A上(1点)和一对支承部SPU1上(2点)，夹具CLP1被这些部件的3点支承。尤其是如图41的(b2)所示，在本实施方式2的夹具CLP1设有突起部PJU1，通过使该突起部PJU1抵接于支承部SPU1，由此将夹具CLP1固定于支承部SPU1。
[0275]同样，在封固体MR的内部设有支承部SPU2，由该支承部SPU2支承夹具CLP2。具体而言，如图41的(a)所示，以夹着半导体芯片CHP2的方式设置一对支承部SPU2，一对支承部SPU2分别沿与引线LD1A及引线LD1B的突出方向并行的y方向延伸。并且，在本实施方式2中，夹具CLP2由将引线LD1B和半导体芯片CHP2连接的主体部BDU2、和与主体部BDU2连接且沿X方向延伸的一对延伸部EXU2构成。此时，如图41的(a)所示，一对延伸部EXU2分别搭载于一对支承部SPU2的各支承部上，由此，夹具CLP2被一对支承部SPU2支承。即，在本实施方式2中，夹具CLP2搭载于引线LD1B上(1点)和一对支承部SPU2上(2点)，夹具CLP2被这些部件3点支承。尤其是如图41的(bl)所示，在本实施方式2的夹具CLP2设有突起部PJU2，通过使该突起部PJU2抵接支承部SPU2，由此夹具CLP2被固定于支承部SPU2。
[0276]在这样构成的本实施方式2的半导体器件PAC4中，由于夹具CLP1及夹具CLP2分别是3点支承结构，因此可以获得与所述实施方式1的半导体器件PAC1同样的效果。
[0277]<实施方式2的半导体器件的制造方法>
[0278]接着，参照【附图说明】本实施方式2的半导体器件的制造方法。
[0279]1.芯片搭载部的准备工序
[0280]首先，如图42所示，准备芯片搭载部TAB1和芯片搭载部TAB2。该芯片搭载部TAB1及芯片搭载部TAB2分别是例如呈矩形形状，由以铜为主成分的材料构成。
[0281]2.芯片搭载工序
[0282]接着，如图43所示，在芯片搭载部TAB1上及芯片搭载部TAB2上，形成例如导电性粘接材料ADH1。导电性粘接材料ADH1可以使用例如银糊剂和/或高熔点焊锡。
[0283]接着，如图44所示，在芯片搭载部TAB1上搭载形成有IGBT的半导体芯片CHP1，在芯片搭载部TAB2上搭载形成有二极管的半导体芯片CHP2。
[0284]在此，在形成有二极管的半导体芯片CHP2中配置成，形成于半导体芯片CHP2背面的阴极电极焊盘经由导电性粘接材料ADH1与芯片搭载部TAB2接触。结果，形成于半导体芯片CHP2的表面的阳极电极焊盘ADP变得朝向上方。
[0285]另一方面，在形成有IGBT的半导体芯片CHP1中配置成，形成于半导体芯片CHP1背面的集电极焊盘经由导电性粘接材料ADH1与芯片搭载部TAB1接触。此外，形成于半导体芯片CHP1表面的发射电极焊盘EP及多个电极焊盘(多个信号电极焊盘)变得朝向上方。
[0286]其后，在导电性粘接材料ADH1为银糊剂的情况下，实施加热处理(烘烤处理)。
[0287]3.引线框架配置工序
[0288]接着，如图45所示，准备引线框架LF。在此，如图45所示，芯片搭载部TAB1的厚度及芯片搭载部TAB2的厚度变得比引线框架LF的厚度厚。此外，在引线框架LF形成引线LD1A、引线LD1B、多个引线LD2、作为一对支承部SPU1发挥作用的悬吊部HL1和作为一对支承部SPU2发挥作用的悬吊部HL2。
[0289]需要说明的是，在该悬吊部HL1形成有弯折部BEU1，并形成有切缺部NTU1。同样，在悬吊部HL2形成有弯折部BEU2，并形成有切缺部NTU2。
[0290]其后，如图45所示，在搭载有半导体芯片CHP1的芯片搭载部TAB1和搭载有半导体芯片CHP2的芯片搭载部TAB2的上方配置引线框架LF。此时，形成有IGBT的半导体芯片CHP1配置在接近引线LD2的位置，形成有二极管的半导体芯片CHP2配置在接近引线LD1A及引线LD1B的位置。也就是说，在俯视下，以被夹在引线LD1A(引线LD1B)与半导体芯片CHP1之间的方式配置半导体芯片CHP2，以被夹在引线LD2与半导体芯片CHP2之间的方式配置半导体芯片CHP1。并且，形成有IGBT的半导体芯片CHP1中，发射电极焊盘EP配置在引线LD1A侧，且多个电极焊盘(信号电极焊盘)配置在引线LD2侧。而且，在俯视下，悬吊部HL1配置成与芯片搭载部TAB1部分重叠而不与半导体芯片CHP1重叠。同样，在俯视下，悬吊部HL2被配置成与芯片搭载部TAB2部分重叠而不与半导体芯片CHP2重叠。通过这样的配置关系，在搭载有半导体芯片CHP1的芯片搭载部TAB1的上方及搭载有半导体芯片CHP2的芯片搭载部TAB的上方配置引线框架LF。
[0291]4.电连接工序
[0292]接着，如图46所示，在半导体芯片CHP2的阳极电极焊盘ADP上，形成例如由银糊剂和/或高熔点焊锡构成的导电性粘接材料ADH2。同样，在半导体芯片CHP1的发射电极焊盘EP上，也形成例如由银糊剂和/或高熔点焊锡构成的导电性粘接材料ADH2。而且，如图46所示，在引线LD1A的一部区域上及引线LD1B的一部区域上，也形成例如由银糊剂和/或高熔点焊锡构成的导电性粘接材料ADH2。此时形成的导电性粘接材料ADH2可以是与上述的导电性粘接材料ADH1相同的材料成分，也可以是不同的材料成分。
[0293]其后，如图47所示，准备具有主体部BDU2和延伸部EXU2的夹具CLP2，遍及引线LD1B上和半导体芯片CHP2上地搭载夹具CLP2。具体而言，以跨过引线LD1B上和半导体芯片CHP2上的方式，经由导电性粘接材料ADH2配置夹具CLP2的主体部BDU2，并且在引线框架LF的悬吊部HL2上配置夹具CLP2的延伸部EXU2。此时，如图47所示，在俯视下，夹具CLP2的延伸部EXU2内包于芯片搭载部TAB2。并且，引线框架LF的悬吊部HL2沿引线LD1B的延伸方向延伸，夹具CLP2的延伸部EXU2沿与悬吊部HL2的延伸方向交叉的方向延伸。
[0294]由以上可知，引线LD1B与形成于半导体芯片CHP2的阳极电极焊盘ADP通过夹具CLP2而电连接。此外，夹具CLP2被引线LD1B和一对悬吊部HL2这3点支承。也就是说，夹具CLP2的延伸部EXU2由引线框架LF的悬吊部HL2支承。换言之，夹具CLP2的延伸部EXU2固定于引线框架LF的悬吊部HL2。进一步换言之，夹具CLP2的延伸部EXU2通过悬吊部HL2与延伸部EXU2的交叉部，被支承于引线框架LF的悬吊部HL2。由此，实现了夹具CLP2的3点支承结构。需要说明的是，如图47所示，在俯视下，悬吊部HL2和延伸部EXU2的交叉部内包于芯片搭载部TAB2。
[0295]接着，如图47所示，准备具有主体部BDU1和延伸部EXU1的夹具CLP1，遍及引线LD1A上和半导体芯片CHP1上地搭载夹具CLP1。具体而言，以穿过夹具CLP2的上方、跨过引线LD1A上和半导体芯片CHP1上的方式，经由导电性粘接材料ADH2配置夹具CLP1的主体部BDU1，并且在引线框架LF的悬吊部HL1上配置夹具CLP1的延伸部EXU1。此时，如图47所示，在俯视下，夹具CLP1的延伸部EXU1内包于芯片搭载部TAB1。并且，引线框架LF的悬吊部HL1沿引线LD1A的延伸方向延伸，夹具CLP1的延伸部EXU1沿与悬吊部HL1的延伸方向交叉的方向延伸。
[0296]由以上可知，引线LD1A与形成于半导体芯片CHP1的发射电极焊盘EP通过夹具CLP1而电连接。此外，夹具CLP1被引线LD1A和一对悬吊部HL1这3点支承。也就是说，夹具CLP1的延伸部EXU1由引线框架LF的悬吊部HL1支承。换言之，夹具CLP1的延伸部EXU1固定于引线框架LF的悬吊部HL1。进一步换言之，夹具CLP1的延伸部EXU1通过悬吊部HL1与延伸部EXU1的交叉部，被支承于引线框架LF的悬吊部HL1。由此，实现了夹具CLP1的3点支承结构。需要说明的是，如图47所示，在俯视下，悬吊部HL1和延伸部EXU1的交叉部内包于芯片搭载部TAB1。
[0297]其后，实施加热处理。具体而言，在导电性粘接材料ADH2为银糊剂时，实施烘烤处理。另一方面，在导电性粘接材料ADH2为高熔点焊锡时，实施回流焊处理。尤其是在导电性粘接材料ADH1和导电性粘接材料ADH2双方均为高熔点焊锡时，通过本工序，对导电性粘接材料ADH1和导电性粘接材料ADH2 —起实施回流焊处理。
[0298]以上的工序通过使用组装工具而实施，搭载了半导体芯片CHP1的芯片搭载部TAB1及搭载了半导体芯片CHP2的芯片搭载部TAB2和引线框架LF通过3点支承结构的夹具CLP1及夹具CLP2而连接，形成一体结构体。并且，形成了一体结构体之后，例如从组装工具取出一体结构体而搬送到引线键合装置，实施用线W将半导体芯片CHP1和引线LD2连接的引线键合工序。
[0299]具体而言，如图48所示，在引线框架LF的悬吊部HL1设置弯折部BEU1，通过该弯折部BEU1，在芯片搭载部TAB1的角部确保空间。同样，在引线框架LF的悬吊部HL2设置弯折部BEU2，通过该弯折部BEU2，在芯片搭载部TAB2的角部确保空间。S卩，在引线框架LF的悬吊部HL1，在与芯片搭载部TAB1部分重叠的部分，形成用于确保空间的弯折部BEU1。同样，在引线框架LF的悬吊部HL2，在与芯片搭载部TAB2部分重叠的部分，形成用于确保空间的弯折部BEU2。并且，通过使工具抵接于由弯折部BEU1及弯折部BEU2分别确保的空间，由此用工具固定芯片搭载部TAB1及芯片搭载部TAB2。
[0300]接着，在用工具将芯片搭载部TAB1及芯片搭载部TAB2固定的状态下，通过线W将形成于半导体芯片CHP1的表面的信号电极焊盘与形成于引线框架LF的引线LD2(信号引线)连接。由此，不需使芯片搭载部TAB1及芯片搭载部TAB2动，就能可靠地实施引线键合工序。此时，在本实施方式2中，引线LD2配置在与连接夹具CLP的引线LD1A相反一侧，因此不需考虑夹具CLP1的干涉，能够实施引线键合工序。
[0301]其后，与所述实施方式1同样，经过封固工序、外包装镀敷工序、标记工序和单片化工序，可以制造图40所示的本实施方式2的半导体器件PAC4。此时，在本实施方式2的半导体器件中，也具有与所述实施方式1的半导体器件同样的特征点(第一特征点?第五特征点)，因此可以获得与所述实施方式1同样的效果。结果，在本实施方式2的半导体器件的制造方法中也能克服关联技术存在的改善余地。
[0302]<变形例>
[0303]接着，说明实施方式2的变形例。图49是表示本变形例的半导体器件PAC5的外观构成的图。具体而言，图49的(a)是表示本变形例的半导体器件PAC5的外观构成的俯视图，图49的(b)是侧视图。
[0304]本变形例的半导体器件PAC5的构成为与实施方式2的半导体器件PAC4大致同样的构成，因此主要说明不同点。
[0305]如图49的(a)及图49的(b)所示，本变形例的半导体器件PAC5中，夹具CLP1的延伸部EXU1的端部从第三侧面(边S3)露出，也从第四侧面(边S4)露出。同样，本变形例的半导体器件PAC5中，夹具CLP2的延伸部EXU2的端部从第三侧面(边S3)露出，也从第四侧面(边S4)露出。
[0306]图50是表示本变形例1的半导体器件PAC5的封固体MR的内部结构的图，图50的(a)与俯视图对应，图50的(bl)与图50的(a)的A1 — A1线剖视图对应，图50的(b2)与图50的(a)的A2 - A2线剖视图对应，图50的(cl)与图50的(a)的B1 — B1线剖视图对应，图50的(c2)与图50的(a)的B2 — B2线剖视图对应。
[0307]在图50的(a)中，夹具CLP1由主体部BDU1和一对延伸部EXU1构成，延伸部EXU1的端部从封固体MR露出。同样，夹具CLP2由主体部BDU2和一对延伸部EXU2构成，延伸部EXU2的端部从封固体MR露出。
[0308]图51是表示在本变形例的半导体器件的制造方法中实施了夹具搭载工序及引线键合工序之后的状态的图。需要说明的是，在图51中，用双点划线表示在其后的封固工序中形成的封固体的轮廓。如图51所示，在本变形例中，夹具CLP1的延伸部EXU1延伸到封固体的外部，该夹具CLP1的延伸部EXU1搭载到引线框架LF的外框FM上。同样，夹具CLP2的延伸部EXU2延伸到封固体的外部，该夹具CLP2的延伸部EXU2搭载到引线框架LF的外框FM上。S卩，在本变形例中，引线框架LF的外框FM作为悬吊部HL发挥作用。结果，在本变形例中，引线框架LF的悬吊部HL(外框FM)与夹具CLP1的延伸部EXU1的交叉部及引线框架LF的悬吊部HL(外框FM)与夹具CLP2的延伸部EXU2的交叉部存在于封固体的外部。也就是说，在本变形例中，在俯视下，夹具CLP1的延伸部EXU1从芯片搭载部TAB1局部伸出，且在俯视下，引线框架LF的悬吊部HL(外框FM)不与芯片搭载部TAB1重叠。同样，在本变形例中，在俯视下，夹具CLP2的延伸部EXU2从芯片搭载部TAB2局部伸出，且在俯视下，引线框架LF的悬吊部HL(外框FM)不与芯片搭载部TAB2重叠。如此，在本变形例1中，使用外框FM作为悬吊部HL，且在封固体的外部设置悬吊部HL和延伸部EXU1的交叉部和悬吊部HL和延伸部EXU2的交叉部，由此能够简化引线框架LF的结构及半导体器件的内部结构。而且，根据本变形例，能够在芯片搭载部TAB1的角部和芯片搭载部TAB2的角部确保空间。由此，在引线键合工序及封固工序，作为用于固定芯片搭载部TAB1及芯片搭载部TAB2的按压部，可以使用该空间。
[0309]以上，基于实施方式具体说明了由本实用新型人完成的实用新型，不言而喻，本实用新型不限于所述实施方式，在不脱离其要旨的范围内进行各种变更。
[0310]在所述实施方式中，说明了在引线框架设置一对悬吊部，并且在夹具设置一对延伸部的例子，但所述实施方式的技术构思不限于此，可以构成为在引线框架设置1个悬吊部、并且在夹具设置1个延伸部，用悬吊部来支承延伸部。
【主权项】
1.一种半导体器件，包括: 半导体芯片，其具有形成有电极焊盘的表面； 芯片搭载部，其搭载有所述半导体芯片； 导电性部件，其经由导电性粘接材料而与所述半导体芯片的所述电极焊盘和引线分别电连接； 支承部，其支承所述导电性部件；和 封固体，其将所述半导体芯片封固， 所述导电性部件具有主体部和与所述主体部相连的延伸部， 在俯视下，配置成所述导电性部件的所述延伸部的一部分与所述支承部重叠， 所述支承部与所述延伸部重叠的区域内包于所述封固体。2.根据权利要求1所述的半导体器件，其中， 所述引线的一部分从所述封固体的第一侧面突出， 所述支承部的端部从所述第一侧面露出。3.根据权利要求1所述的半导体器件，其中， 所述引线的一部分从所述封固体的第一侧面突出， 所述支承部的端部从与所述第一侧面交叉的侧面露出。
【专利摘要】一种半导体器件，提高半导体器件的可靠性。在引线框架(LF)设有一对悬吊部(HL)，并且夹具(CLP)由主体部(BDU)和一对延伸部(EXU)构成，以此为前提，一对延伸部(EXU)搭载于一对悬吊部(HL)上而被支承。由此，夹具(CLP)被搭载于引线(LD1)上(1点)和一对悬吊部(HL)上(2点)，夹具(CLP)被这些部件3点支承。
【IPC分类】H01L23/492, H01L23/04, H01L23/49, H01L23/13
【公开号】CN205069623
【申请号】CN201520754095
【发明人】武藤晃, 板东晃司, 佐藤幸弘, 御田村和宏
【申请人】瑞萨电子株式会社
【公开日】2016年3月2日
【申请日】2015年9月25日
【公告号】CN105470224A, EP3002782A1, US20160148859