电压调整器中的增强的故障报告的制作方法

本发明大致是有关用于集成电路的故障报告，并且尤其是有关用于在集成电路、芯片、芯片或裸片上形成的电源供应器的电压调整器中的故障报告。

相关申请案的交互参照

此申请案是相关于2015年10月17日申请的名称为"电压调整器中的增强的故障报告"的美国临时专利申请案序号62/243,035、以及2015年12月28日申请的名称为"电压调整器中的增强的故障报告"的美国临时专利申请案序号62/271,991，所述两个美国临时专利申请案都被纳入在此作为参考。此申请案兹主张美国临时专利申请案序号62/243,035及62/271,991的益处。

背景技术：

被利用在集成电路电源供应器中的电压调整器的复杂度是不断地增加。此复杂度是在多个通过一集成电路所控制的电压调整器需要调整在一所牵涉到的电源供应器的超过一输出轨上的电压时进一步被增加。例如，若一故障发生并且一电压调整器关闭时，则判断失效的根本原因不仅是费力且耗时的，而且造成所述关闭的特定轨的身分也必须被判断出，以便于有效地解决所述问题。许多的保护特点也可能会关闭一电压调整的电路，例如是过电压或过电流的保护、欠电压的保护、热保护、致能保护与类似者。故障的解决是在现有的电源供应器中加以达成，但是故障信息必须通过利用一通讯总线以读取针对于故障报告所存储的特定缓存器的内容来加以撷取。一项有关这些故障报告技术的严重的问题是必须有专门且昂贵的软件、硬件及人员训练，以便于获得且有效地利用所牵涉到的故障信息。就此而论，显著的时间延迟可能会发生，其因此可能会导致灾难性的构件失效。

技术实现要素：

本发明的实施例提供一种用于故障报告的方法，包括：

接收指出发生故障的第一信号；

响应于所述第一信号以产生故障指示器信号；

接收指出所述故障的身分的第二信号；

响应于所述第二信号以产生数据信号；

在所述故障指示器信号上叠加所述数据信号并且产生组合信号；以及

将包含所述数据信号以及所述故障指示器信号的所述组合信号耦接至故障报告输出。

其中，响应于所述第一信号以产生故障指示器信号进一步包括响应于所述第一信号以产生故障指示器信号，而使得所述故障指示器信号保持低于逻辑低的临界值。

其中，在所述故障指示器信号上叠加所述数据信号并且产生组合信号进一步包括在所述故障指示器信号上叠加所述数据信号并且产生组合信号，其中所述组合信号的最大位准小于逻辑低的临界值。

其中，接收所述第一信号包括接收故障信号，并且接收所述第二信号包括接收数据信号。

其中，所述用于故障报告的方法包括用于在电压调整器电路中的故障报告的方法。

其中，产生所述故障指示器信号包括产生控制PGOOD或CONTPG信号。

其中，所述耦接包括经由PGOOD接脚来输出所述组合信号。

本发明的实施例还提供一种故障报告电路，包括：

第一晶体管装置，其被配置以产生指出在相关电路中发生故障的第一信号；

第二晶体管装置，其耦接至所述第一晶体管装置，所述第二晶体管装置被配置以产生在所述相关电路中指出所述故障的身分的至少一数据信号；以及

输出，其耦接至所述第一晶体管装置以及所述第二晶体管装置，其中所述输出被配置以接收包含所述第一信号以及所述至少一数据信号的组合信号。

其中，所述至少一数据信号被叠加在所述第一信号上。

其中，所述至少一数据信号被叠加在所述第一信号上，以产生所述组合信号，以使得所述组合信号的最大位准总是小于逻辑低的临界位准。

其中，所述故障报告电路包括在电压调整器电路中的故障报告电路，所述电压调整器电路在集成电路、芯片、芯片或裸片上形成。

其中，所述输出包括在集成电路芯片上形成的多相脉宽调变PWM电压调整器电路的故障报告接脚或是PGOOD接脚。

其中，所述第一晶体管装置以及所述第二晶体管装置包括第一N信道FET(NFET)以及第二N通道FET。

本发明的实施例还提供一种电压调整器电路，包括：

误差放大器电路，其被配置以接收代表所述电压调整器电路的输出电压的回授电压、以及参考电压，并且响应于所述输出电压的位准来产生补偿电压；

主控控制器电路，其耦接至所述误差放大器电路，并且被配置以响应于所述补偿电压来产生相位排序的多个频率信号；

多个从属控制器电路，其耦接至所述主控控制器电路，其中所述多个从属控制器电路的每一个从属控制器电路被配置以响应于所述多个频率信号的个别的频率信号来产生个别的脉宽调变PWM信号；

多个开关晶体管驱动器电路，其耦接至所述多个从属控制器电路，其中所述多个开关晶体管驱动器电路的每一个开关晶体管驱动器电路被配置以响应于所述个别的脉宽调变PWM信号来控制个别对的开关晶体管的操作；

多个电感器，其中所述多个电感器的每一个电感器耦接至个别对的开关晶体管，并且被配置以对于每一个相位产生个别的电感器电流；

输出电容器，其耦接至所述多个电感器，并且被配置以响应于每一个相位的所述电感器电流来产生所述输出电压；

故障报告存储器电路，其被配置以接收包含在所述电压调整器电路中发生至少一故障的第一故障信息、以及包含所述至少一故障的来源的身分的第二故障信息；

故障数据信号产生器电路，其耦接至所述故障报告存储器电路，并且被配置以产生指出所述至少一故障的所述来源的所述身分的至少一数据信号；

故障数据及PGOOD输出电路，其耦接至所述故障报告存储器电路以及所述故障数据信号产生器电路，并且被配置以输出所述至少一数据信号以及代表所述第一故障信息的PGOOD信号，其中所述至少一数据信号被叠加在所述PGOOD信号上，以产生组合信号，使得所述组合信号的最大位准小于临界位准；以及

故障报告接脚，其耦接至所述故障数据及PGOOD输出电路。

其中，所述故障数据及PGOOD输出电路包括故障报告电路。

其中，所述故障数据及PGOOD输出电路包括第一晶体管装置，其被配置以产生所述PGOOD信号、以及第二晶体管装置，其耦接至所述第一晶体管装置，所述第二晶体管装置被配置以产生所述至少一数据信号。

其中，所述故障报告存储器电路包括至少一缓存器。

其中，所述电压调整器电路包括在集成电路、芯片、芯片或裸片上形成的多相脉宽调变PWM电压调整器电路。

本发明的实施例还提供一种控制器，包括：

误差放大器电路，其被配置以接收回授电压信号以及参考电压信号，并且响应于所述回授电压信号的位准来产生补偿电压信号；

主控控制器电路，其耦接至所述误差放大器电路，并且被配置以响应于所述补偿电压信号来产生多个频率信号；

多个从属控制器电路，其耦接至所述主控控制器电路，其中所述多个从属控制器电路的每一个从属控制器电路被配置以响应于所述多个频率信号的个别的频率信号来产生个别的脉宽调变PWM信号；

故障报告存储器电路，其被配置以接收包含在所述控制器中发生至少一故障的第一故障信息、以及包含所述至少一故障的来源的身分的第二故障信息；

故障数据信号产生器电路，其耦接至所述故障报告存储器电路，并且被配置以产生指出所述至少一故障的所述来源的所述身分的至少一数据信号；

故障数据及PGOOD输出电路，其耦接至所述故障报告存储器电路以及所述故障数据信号产生器电路，并且被配置以输出所述至少一数据信号以及代表所述第一故障信息的PGOOD信号，其中所述至少一数据信号和所述PGOOD信号组合，以产生组合信号，使得所述组合信号的最大位准小于临界位准；以及

故障报告接脚，其耦接至所述故障数据及PGOOD输出电路。

其中，所述故障数据及PGOOD输出电路包括第一晶体管装置，其被配置以产生所述PGOOD信号、以及第二晶体管装置，其耦接至所述第一晶体管装置，所述第二晶体管装置被配置以产生所述至少一数据信号。

其中，进一步包括多个开关晶体管驱动器电路，其耦接至所述多个从属控制器电路。

其中，所述故障报告存储器电路包括至少一缓存器或是存储器存储电路。

其中，所述控制器包括在集成电路、芯片、芯片或裸片上形成的多相PWM开关器。

本发明的实施例还提供一种电子系统，包括：

数字处理器；

耦接至所述数字处理器的外围子系统；以及

电源子系统，其耦接至所述数字处理器以及所述外围子系统的电路构件，并且被配置以产生输出电压以供电所述数字处理器以及所述外围子系统的所述电路构件，其中所述电源子系统包含被配置以调整所述电源子系统的所述输出电压的DC-DC转换器，并且所述DC-DC转换器包含故障报告电路，所述故障报告电路包括：

第一晶体管装置，其被配置以产生指出在相关DC-DC转换器电路中发生故障的第一信号；

第二晶体管装置，其耦接至所述第一晶体管装置，所述第二晶体管装置被配置以产生指出在所述相关DC-DC转换器电路中的所述故障的身分的至少一数据信号；以及

输出接脚，其耦接至所述第一晶体管装置以及所述第二晶体管装置，其中所述输出接脚被配置以接收所述第一信号以及所述至少一数据信号。

其中，所述DC-DC转换器包括电压调整器。

其中，所述输出接脚包括PGOOD接脚。

其中，所述第一信号是PGOOD信号，并且所述至少一数据信号被叠加在所述PGOOD信号上，使得组合的至少一数据信号以及PGOOD信号的最大位准小于临界位准。

附图说明

理解到的是所述图式只描绘范例实施例，并且因此并不被视为在范畴上限制性的，所述范例实施例将会透过所附的图式的使用，在额外的特定性及细节下加以描述。

图1是描绘一电压调整器的一部分的概要的电路图，其包含可被利用以实施本发明的一范例实施例的一种故障报告电路。

图2是描绘根据本发明的一范例实施例的在一故障报告接脚上的电压是如何可被利用以传递特定的故障信息的电压波形图。

图3是描绘根据本发明的一范例实施例的故障数据是如何可以经由一电压调整器电路的一故障报告接脚来加以传递的电压波形图。

图4是描绘根据本发明的一范例实施例的三个电压波形，其展示可被利用以在一故障报告或是PGOOD接脚上传递故障信息的数据串流。

图5是描绘可被利用以实施本发明的一或多个范例实施例的一多相脉宽调变(PWM)电压调整器电路的概要的电路图。

图6是描绘在一集成电路上形成，且可被利用以实施本发明的一或多个范例实施例的一多相PWM电压调整器的概要的方块图。

图7是描绘一种可被利用以实施本发明的一范例实施例的电子系统的概要的方块图。

图8是描绘根据本发明的一范例实施例的一种用于故障报告的方法的流程图。

具体实施方式

被利用在集成电路电源供应器中的电压调整器的复杂度是不断地增加。此复杂度是在多个通过一集成电路所控制的电压调整器需要调整在一所牵涉到的电源供应器的超过一输出轨上的电压时进一步被增加。例如，若一故障发生并且一电压调整器关闭时，则判断失效的根本原因不仅是费力且耗时的，而且造成所述关闭的特定轨的身分也必须被判断出，以便于有效地解决所述问题。许多的保护特点也可能会关闭一电压调整的电路，例如是过电压或过电流的保护、欠电压的保护、热保护、致能保护与类似者。故障的解决是在现有的电源供应器中加以达成，但是故障信息必须通过利用一通讯总线以读取针对于故障报告所存储的特定缓存器的内容来加以撷取。一项有关这些故障报告技术的严重的问题是必须有专门且昂贵的软件、硬件及人员训练，以便于获得且有效地利用所牵涉到的故障信息。就此而论，显著的时间延迟可能会发生，其因此可能会导致灾难性的构件失效。

再者，现有的故障分析通常是在制造商的设施处加以执行，因为故障的远程除错以及转送故障数据至制造商是一固有效率差而且昂贵的过程。再者，有故障的消费者板的工厂分析也是固有效率差的，因为牵涉到时间延迟(例如，运送及设置时间、反复的测试时间、等等)，而且实际状况是原始的故障状况可能不是可重复的。尽管如此，如同在以下叙述的，本发明是利用在集成电路、芯片、芯片或裸片上的形成电压调整器电路中的增强的故障报告来解决这些以及其它相关的问题。

例如，故障报告电路(例如是电源良好或PGOOD电路)是被利用在电源管理集成电路中(例如，被利用在PC、笔记本电脑、桌面计算机、服务器、平板计算机、与类似者中的集成电路电源供应器)，以指出调整后的输出电压的状态。集成电路的故障报告(例如，PGOOD)接脚通常是向外透过一电阻器来连接到一上拉电压，并且在内部是连接至所述集成电路，所述故障报告接脚通常是连接至一N通道NFET的漏极，其中其源极是连结到接地。当所述NFET被关断时，在所述故障报告接脚的电压信号是透过所述外部的电阻器而被上拉，此通常是指出所述输出电压正被调整在可接受的准确性下("在调整中")，也即所述"电源是良好的"，其对应于在逻辑高位准的PGOOD。当所述NFET被导通时，在所述故障报告接脚的电压信号被拉低，其指出所述输出电压的准确性不是可接受的("离开调整的")，且/或一故障已经发生，也即"电源不是良好的"，其对应于在逻辑低位准的PGOOD。某些故障报告(例如，PGOOD)输出电压位准是被利用作为用以定义在所述故障报告接脚上的电压信号是否指出一高或低的状态的临界值。这些临界位准是分别被称为逻辑高以及逻辑低的临界值。例如，若在一PGOOD接脚上的电压信号低于所述逻辑低的临界值，则其指出一故障已经发生，且/或所述调整器并不在调整中。

根据本发明的实施例，若一故障事件已经发生(并且在所述故障信息被清除之前)，操作者可以立即利用一示波器(例如，一数字示波器的单一波道)或是类似的测试设备，以探测一集成电路(例如，电压调整器、电源供应器、控制器、等等)的一故障报告接脚(例如，PGOOD接脚)。操作者可以读取在所述故障报告接脚上的特定故障信息，并且例如利用一查找表以从所述信息推论出所发生的故障的根本原因。在所述故障报告接脚上的故障信息是以一种表现为数字数据的方式来加以编码，但是其可以轻易地被用户检视及译码。在一范例实施例中，所述数据传送技术较佳的是在一故障已经发生并且在所述PGOOD接脚上的信号是主动地被保持低时，才利用一集成电路的PGOOD接脚。例如，在所述PGOOD接脚上的故障数据信号可以切换在0V以及一远低于所述逻辑低电压临界位准的电压位准之间。因此，一监视在所述PGOOD接脚上的故障发生信号的逻辑设备将不会在所述故障数据信号也存在于所述接脚上时，认作是一在其逻辑状态上的改变。此种从所述PGOOD接脚上的数据快速地判断所述故障状况或是所述故障的身分的能力将会强化新的电源管理集成电路在制造前的测试以及制造运行期间的最初的测试，其也将会导致在现场更快速且有效地诊断故障。

图1是描绘一电压调整器(例如，其在一集成电路、芯片、芯片或裸片上形成)100的一部分的概要的电路图，其包含一种可被利用以实施本发明的一范例实施例的故障报告电路102。在所展示的范例实施例中，所述故障报告电路102是利用一PGOOD电路以及输出接脚来加以实施。然而，应了解的是，本申请案涵盖的范畴并不欲受限于仅仅是在图1中所示的PGOOD电路及接脚的利用，并且在某些实施例中，任何适当的故障报告电路以及输出接脚都可被利用。在任何情况下，对于在图1中所描绘的范例实施例而言，一从电路接地(例如，零伏特)向上到达所述逻辑低临界电压位准、但低于所述逻辑低临界电压位准的小窗口电压是被产生且利用，以传达有关所发生并且使得在所述PGOOD接脚上的电压信号变为低的故障的精确信息或数据。参照图1，所述电压调整器100是包含一耦接至所述故障报告电路102的PGOOD接脚104。所述PGOOD接脚104是透过一上拉电阻器R_UP来连接(通常是向外)到一上拉电压V_UP。在所述电压调整器100的内部，所述PGOOD接脚104是连接至所述故障报告电路102的一第一N通道FET(NFET)106的漏极端子。所述NFET 106的控制(栅极)端子是被配置以在一故障已经发生在所述电压调整器100中时，接收一故障发生(CONTPG)电压信号。所述NFET 106的源极端子是连接至一分压器电路，所述分压器电路是包含两个在一节点112连接在一起的电阻器108及110。在所展示的范例实施例中，电阻器108具有一100Ω的值，并且电阻器110具有一1kΩ的值。一第二NFET 114的漏极端子是连接至所述分压器电路中的电阻器108及110之间的节点112。所述NFET 114的控制(栅极)端子是被配置以接收一数据电压信号(DATA)，其提供有关任何已经发生的故障的特定的信息、或是任何已经发生的故障的精确的身分。所述NFET 114的源极是连接至电路接地。

以下的表1是指出在图1所描绘的范例实施例中，用于存在于所述PGOOD接脚104处的组合的PGOOD/故障数据信号的范例的电压位准，其中所述上拉电阻器R_UP是具有一10kΩ的值，并且假设NFET 106的Rdson是远低于100Ω。

表1

在操作上，参照图1与以上的表1，NFET 106是在故障报告接脚、也即PGOOD接脚104产生一信号，所述信号是指出在所述电压调整器100中的一故障存在与否。此信号在此被称为一"故障指示器信号"。当所述CONTPG电压信号是低时，NFET 106并未导通(关断的)，并且在所述PGOOD接脚104上的故障指示器信号的电压是等于V_UP，其高于所述逻辑高的临界值并且因此指出所述输出电压是在调整之内。若所述CONTPG电压信号变为高的，则在所述PGOOD接脚104上的故障指示器信号的电压被拉到低于所述逻辑低的临界值，而不论所述NFET 114的状态为何。任何耦接至所述PGOOD接脚104的外部的数字(例如，逻辑)电路都将会解译此电压位准为一在所述PGOOD接脚上的低位准，其指出所述调整器是离开调整的，且/或一故障已经发生。当在所述PGOOD接脚104上的故障指示器信号的电压低于所述逻辑低的临界值时，在所述NFET 114的控制端子上的DATA信号可以被切换在高与低之间(例如，数字数据)，以传递特定的故障信息(例如，所述故障的身分)，其是借着经由所述PGOOD接脚104以在所述故障指示器信号上叠加一数据信号而出现的。此在GOOD接脚104的组合信号在此被称为"叠加的信号"。所述组合或叠加的信号是可通过一示波器或是其它适当的测试设备读取的，以供使用者检视及判断(例如，利用一查找表)所牵涉到的特定的故障。

例如，图2是一范例的电压波形图200，其描绘在一电压调整器电路(例如，在图1中所示的100)的一故障报告接脚(例如，PGOOD接脚)上的叠加的信号的电压是如何可被利用以在所述故障报告或PGOOD接脚上的故障指示器信号的电压被拉到低于所述逻辑低的临界位准(例如，离开调整及/或一故障已经发生)时，传递特定的故障信息。一并参考到图1，并且如同在202之处所指出的，在所述NFET 106的控制端子处的CONTPG电压信号是高的，其指出一故障已经发生在所述电压调整器100中。因此，所述NFET 106被导通。当所述NFET 106是导通时，如同在204之处所指出的，在所述NFET 114的控制端子处的故障数据信号DATA是切换所述NFET 114以在所述PGOOD接脚104产生所述故障数据信号。注意到的是，如同在206之处所指出的，通过施加所述CONTPG以及DATA电压信号(例如，组合或叠加的信号)至所述PGOOD接脚104，所述故障DATA电压信号的最大位准是低于所述逻辑低的临界位准。因此，一监视在所述PGOOD接脚104上的电压信号的逻辑设备或是类似的测试装置将不会由于所述故障DATA信号被传送，而认作为一在所述PGOOD接脚104的逻辑状态上的改变，并且在所述PGOOD接脚104上的此电压信号将会持续地被感测为逻辑低的。

图3是根据本发明的一范例实施例的一范例的电压波形图300，其描绘故障数据是如何可以经由在一集成电路上的电压调整器形成的一故障报告接脚(例如，PGOOD接脚)来加以传递。例如，所述故障数据可以利用在图1中所描绘的故障报告电路102来加以传递。对于在图3中所描绘的实施例而言，所述故障数据是在所述故障报告或PGOOD接脚上的故障指示器信号的电压低于所述逻辑低的临界位准时加以传递，因而所述电压调整器电路是经由所述故障报告或PGOOD接脚来传递所述故障数据。如同在302之处所指出的，数据串流可以是以多个频率信号作为开始。只要被传送的频率信号的最小数目是两个，并且被传送的频率信号的数目是和所牵涉到的电压调整器或其它集成电路的操作一致的，则经由所述故障报告或PGOOD接脚所传送的频率信号的精确数目并不重要。注意到的是，为了使用者的便利性，待被传送的频率信号的数目可被记录在和所牵涉到的电压调整器或其它集成电路相关的一规格书或用户手册中。所述频率信号的一目的是指明每一个数据位元将会被传送所在的一时间周期。紧接在最后的频率信号被传送之后，如同在304之处所指出的，一具有和所述频率信号相同的时间周期的开始位元被传送。在所述开始位元被传送之后，如同在306之处所指出的，指出特定的故障信息的数据位元接着是经由所述故障报告或PGOOD接脚而被传送。例如，一数据位元可以是一个0或是一个1(也即，分别是低或高的)。数据位元号码(例如，第一数据位元、第二数据位元、等等)可以对应于特定的故障，所述特定的故障已被登录到一故障报告存储器电路中，而且造成在所述故障报告或PGOOD接脚上的电压信号被拉低。如同在308之处所指出的，一停止位元于是紧接着最后一个数据位元之后被传送。在某些实施例中，所述DATA信号可以保持高的一段预先定义的时间期间，并且所述数据串流可以用一种反复的模式来再次重复，因而使用者可以轻易地利用一示波器或其它适当的测试设备来观察所述数据串流，以提供一段足够长的时间来解碼所牵涉到的故障讯息。在某些实施例中，如同在此项技术中众所周知的，所述频率信号信息可被嵌入到所述数据位元串流之中。在那些实施例中，在数据位元前面的频率信号可能是不需要的。所述数据位元串流可以根据任何已知的串行数据编码方法来加以编码。

图4是描绘根据本发明的一范例实施例的三个范例的电压波形400，其显示可以在一故障报告或PGOOD接脚上被利用以传递故障信息的数据串流。例如，所述范例的电压波形400可以利用在图1中所描绘的故障报告电路102来加以传递。在图4所示的范例实施例中，三个频率信号是被利用以传递达到三个数据位元的故障信息。例如，如同在402之处所指出的，三个频率信号是首先被传送以建立时序周期。接在所述三个频率位元之后的是一开始位元，并且接着第一数据位元(位元1)是被传送为高的。下面两个数据位元(位元2、位元3)是被传送为低的，并且所述停止位元是接着被传送。对于此范例实施例而言，仅使得所述第一数据位元为高的可以对于使用者指出一第一指明的故障。作为一第二例子的是，如同在404之处所指出的，接在三个频率位元之后的是所述开始位元，并且所述第二数据位元(位元2)是被传送为高的。所述第一及第三数据位元(位元1、位元3)是被传送为低的，接着是所述停止位元。在此第二例子中，仅使得所述第二数据位元为高的可以对于使用者指出一第二指明的故障。作为一第三例子的是，如同在406之处所指出的，接在三个频率位元之后的是所述开始位元。接着，所述数据位元1及3(位元1、位元3)是被传送为高的，并且所述第二数据位元(位元2)是被传送为低的。于是，接在这些数据位元之后的是所述停止位元。在此第三例子中，所述两个数据位元(位元1、位元3)被传送可能是对于使用者指出超过一个故障(例如，两个故障)发生，并且因此使得在所述故障报告或PGOOD接脚上的电压信号变为低的。值得注意的是，在图4中所描绘的数据串流的每一个都可以持续地加以重复，使得一示波器或是其它适当的测试设备可被触发以捕捉所述数据串流，因而用户可以译码所述数据位元，因而了解造成所述电压调整器(或是其它集成电路)关闭的故障。

图5是描绘一多相脉宽调变(PWM)电压调整器电路500的概要的电路图，其可被利用以实施本发明的一或多个范例实施例。例如，所述多相PWM电压调整器电路500可在一集成电路、芯片、芯片或裸片上形成。参照在图5中所描绘的范例实施例，所述多相PWM电压调整器电路500是包含一误差放大器电路502，其在一第一输入处接收所述输出电压V_OUT并且在一第二输入处接收一参考电压V_REF。所述误差放大器电路502是在其输出处产生一补偿电压V_COMP，所述补偿电压V_COMP是根据在所接收到的输出电压与参考电压之间的差值而定。所述补偿电压V_COMP是耦接至一主控控制器电路504，所述主控控制器电路504是包含一主频率产生器以及相位排序器。相位排序的频率信号CLK1、CLK2…CLKN(其中N是代表第N个频率信号)是耦接至个别的从属控制器电路506A、506B、…506N(其中N是代表第N个从属控制器电路)。每一个从属控制器电路506A、506B、…506N是产生一个别的PWM信号(PWM1、PWM2、…PWMN)，所述个别的PWM信号是耦接至一个别的开关晶体管驱动器电路508A、508B、…508N，所述个别的开关晶体管驱动器电路是被利用以PW调变一个别对的开关晶体管510A、510B、…510N。所述开关晶体管是产生在每一个相位中的电感器电流，其充电输出电容器C_OUT以产生所述输出电压V_OUT。代表所述电感器(L1至L3)的电感器电流的信号可以耦接至所述多相PWM电压调整器电路500，即使所述连接并未被展示在图5所描绘的范例实施例中。

在操作上，若一故障发生在所述多相PWM电压调整器电路500中，则所述故障信息是被存储在一故障报告存储器电路512中，其例如是多个缓存器或是其它的数据存储电路。一故障数据信号产生器电路514是从所述故障报告存储器电路512接收所述故障信息(DATA)。一故障数据及PGOOD输出电路516例如可以利用在图1的范例实施例中所描绘的故障报告电路102来加以实施，其是在故障数据/PGOOD输出接脚518产生一PGOOD信号以及DATA信号(例如，叠加或是组合信号)。例如，所述输出PGOOD信号以及故障DATA信号可以是在图2-4中所描绘的信号中的一或多个。所报告的故障例如可包含有关过大的漏电流、过电压、欠电压、电流不平衡、过电流、欠电流、热、及/或其它已经发生并且造成在所述故障数据/PGOOD输出接脚518上的逻辑位准变为低的故障的特定的识别信息。

图6是描绘一范例的多相PWM电压调整器600的概要的电路图，其可被利用以实施本发明的一或多个范例实施例。在所展示的范例实施例中，所述多相PWM电压调整器600在一集成电路601上形成。内含在图6的范例实施例中所描绘的多相PWM电压调整器600内的控制器是支持两个共享一用于多相核心以及北桥调整的电压输出的串行控制总线的电压调整器。参照图6，所述多相PWM电压调整器600是包含一被配置以存储故障数据的故障报告存储器602。一故障数据信号产生器604是耦接至所述故障报告存储器602并且被配置以接收被存储在所述故障报告存储器602中的特定的故障信息，并且产生指出所发生的特定的故障的数据信号。所产生的数据信号(例如，以上相关图2-4所述的DATA信号)是从所述故障数据信号产生器604，经由所述PGOOD接脚606而被传递给使用者。

图7是一范例的电子系统700的概要的方块图，其可被利用以实施本发明的一范例实施例。在所展示的范例实施例中，电子系统700是包含一电源子系统702、一数字处理器704、以及一外围子系统706。例如，所述数字处理器704可以是一CPU、及/或一微处理器或是微控制器与类似者。所述外围子系统706是包含一用于存储通过所述数字处理器704处理的数据的存储器708、以及一输入/输出(I/O)710，其是用于发送并且接收往返于所述存储器708以及数字处理器704的数据。在图7所描绘的范例实施例中，所述电源子系统702是包含一例如是单一相位或多相电压调整器的DC-DC转换器712、以及一故障报告电路714，其是用于产生并且经由所述DC-DC转换器712的一故障报告或PGOOD接脚来传递故障数据。例如，所述DC-DC转换器712可以利用在图1中所描绘的多相PWM电压调整器电路100、在图5中所描绘的多相电压调整器500、或是在图6中所描绘的多相PWM电压调整器600来加以实施。所述DC-DC转换器712以及电源子系统702是经由线716来提供一调整后的电压，以供电所述数字处理器704及外围子系统706中的电子构件。在图7所示的范例实施例中，所述故障报告电路714例如可以利用在图1中所描绘的故障报告电路102、或者是利用在图5的多相电压调整器中所描绘的故障数据及PGOOD输出电路516来加以实施。在一或多个实施例中，所述电子系统700的构件可被实施在一或多个集成电路、芯片、芯片或裸片中。

图8是根据本发明的一范例实施例的一种方法800的流程图，其可被利用以实施用于一DC-DC转换器的故障报告。在此实施例中，所述方法800是被利用以实施用于一电压调整器的故障报告。然而，在其它实施例中，所述方法800也可被利用以实施用于其中增强的故障报告是所要的其它适当类型的电压转换器或电压调整器的故障报告。参考图1及8，所述范例的方法800是通过在所述NFET 106的控制端子处接收一第一信号(例如，CONTPG信号)来开始(802)。作为响应的，所述NFET 106是产生一低于一逻辑低的临界电压的故障指示器信号(804)。一第二信号(例如，故障DATA信号)是在所述第二NFET 114的控制端子处接收到(806)。作为响应的，所述第二NFET 114是产生一数据电压信号，其包含至少一指出所牵涉到的故障的来源的身分的数据信号(808)。所述数据电压信号是被叠加在所述故障指示器信号上，并且和所述故障指示器信号组合，使得组合信号的最大位准总是小于所述逻辑低的临界电压位准(810)。在一实施例中，在所述叠加或组合信号中的数据是被存储在所牵涉到的DC-DC转换器中的一存储器存储区域或是一或多个缓存器内。包含所述数据电压信号以及所述故障指示器信号的叠加或组合信号是经由所述故障报告接脚104来加以输出(812)。

范例实施例

例子1是包含一种用于故障报告的方法，其包括：接收一指出一故障的一发生的第一信号；响应于所述第一信号以产生一故障指示器信号；接收一指出所述故障的一身分的第二信号；响应于所述第二信号以产生一数据信号；在所述故障指示器信号上叠加所述数据信号并且产生一组合信号；以及将包含所述数据信号以及所述故障指示器信号的所述组合信号耦接至一故障报告输出。

例子2是包含例子1的方法，其中响应于所述第一信号以产生一故障指示器信号进一步包括响应于所述第一信号以产生一故障指示器信号，其使得所述故障指示器信号保持低于一逻辑低的临界值。

例子3是包含例子1-2的任一个的方法，其中在所述故障指示器信号上叠加所述数据信号并且产生一组合信号进一步包括在所述故障指示器信号上叠加所述数据信号并且产生一组合信号，其中所述组合信号的一最大位准是小于一逻辑低的临界值。

例子4是包含例子1-3的任一个的方法，其中接收所述第一信号是包括接收一故障信号，并且接收所述第二信号是包括接收一数据信号。

例子5是包含例子1-4的任一个的方法，其中所述用于故障报告的方法是包括一种用于在一电压调整器电路中的故障报告的方法。

例子6是包含例子1-5的任一个的方法，其中产生所述故障指示器信号是包括产生一控制PGOOD或CONTPG信号。

例子7是包含例子1-6的任一个的方法，其中所述耦接是包括经由一PGOOD接脚来输出所述组合信号。

例子8是包含一种故障报告电路，其包括：一第一晶体管装置，其被配置以产生一指出在一相关电路中的一故障的一发生的第一信号；一第二晶体管装置，其是耦接至所述第一晶体管装置，所述第二晶体管装置是被配置以产生至少一指出在所述相关电路中的所述故障的一身分的数据信号；以及一耦接至所述第一晶体管装置以及所述第二晶体管装置的输出，其中所述输出是被配置以接收一包含所述第一信号以及所述至少一数据信号的组合信号。

例子9是包含例子8的故障报告电路，其中所述至少一数据信号是被叠加在所述第一信号上。

例子10是包含例子8-9的任一个的故障报告电路，其中所述至少一数据信号是被叠加在所述第一信号上，以产生所述组合信号，以使得所述组合信号的最大位准总是小于一逻辑低的临界位准。

例子11是包含例子8-10的任一个的故障报告电路，其中所述故障报告电路是包括在一电压调整器电路中的一种故障报告电路，所述电压调整器电路在一集成电路、芯片、芯片或裸片上形成。

例子12是包含例子8-11的任一个的故障报告电路，其中所述输出是包括在一集成电路芯片上形成的多相脉宽调变(PWM)电压调整器电路的一故障报告接脚或是一PGOOD接脚。

例子13是包含例子8-12的任一个的故障报告电路，其中所述第一晶体管装置以及所述第二晶体管装置是包括一第一N通道FET(NFET)以及一第二NFET。

例子14是包含一种电压调整器电路，其包括：一误差放大器电路，其被配置以接收一代表所述电压调整器电路的一输出电压的回授电压以及一参考电压，并且响应于所述输出电压的一位准来产生一补偿电压；一主控控制器电路，其是耦接至所述误差放大器电路并且被配置以响应于所述补偿电压来产生相位排序的多个频率信号；多个从属控制器电路，其是耦接至所述主控控制器电路，其中所述多个从属控制器电路的每一个从属控制器电路是被配置以响应于所述多个频率信号的一个别的频率信号来产生一个别的脉宽调变(PWM)信号；多个开关晶体管驱动器电路，其是耦接至所述多个从属控制器电路，其中所述多个开关晶体管驱动器电路的每一个开关晶体管驱动器电路是被配置以响应于所述个别的PWM信号来控制一个别对的开关晶体管的一操作；多个电感器，其中所述多个电感器的每一个电感器是耦接至一个别对的开关晶体管，并且被配置以对于每一个相位产生一个别的电感器电流；一输出电容器，其是耦接至所述多个电感器并且被配置以响应于每一个相位的所述电感器电流来产生所述输出电压；一故障报告存储器电路，其是被配置以接收包含在所述电压调整器电路中的至少一故障的一发生的第一故障信息、以及包含所述至少一故障的一来源的一身分的第二故障信息；一故障数据信号产生器电路，其是耦接至所述故障报告存储器电路并且被配置以产生至少一指出所述至少一故障的来源的身分的数据信号；一故障数据及PGOOD输出电路，其是耦接至所述故障报告存储器电路以及所述故障数据信号产生器电路，并且被配置以输出所述至少一数据信号以及一代表所述第一故障信息的PGOOD信号，其中所述至少一数据信号是被叠加在所述PGOOD信号上，以产生组合信号，使得所述组合信号的一最大位准是小于一临界位准；以及一故障报告接脚，其是耦接至所述故障数据及PGOOD输出电路。

例子15是包含例子14的电压调整器电路，其中所述故障数据及PGOOD输出电路是包括一种故障报告电路。

例子16是包含例子14-15的任一个的电压调整器电路，其中所述故障数据及PGOOD输出电路是包括一第一晶体管装置，其被配置以产生所述PGOOD信号、以及一第二晶体管装置，其是耦接至所述第一晶体管装置，所述第二晶体管装置是被配置以产生所述至少一数据信号。

例子17是包含例子14-16的任一个的电压调整器电路，其中所述故障报告存储器电路是包括至少一缓存器。

例子18是包含例子14-17的任一个的电压调整器电路，其中所述电压调整器电路是包括在一集成电路、芯片、芯片或裸片上形成的多相PWM电压调整器电路。

例子19是包含一种控制器，其包括：一误差放大器电路，其被配置以接收一回授电压信号以及一参考电压信号，并且响应于所述回授电压信号的一位准来产生一补偿电压信号；一主控控制器电路，其是耦接至所述误差放大器电路并且被配置以响应于所述补偿电压信号来产生多个频率信号；多个从属控制器电路，其是耦接至所述主控控制器电路，其中所述多个从属控制器电路的每一个从属控制器电路是被配置以响应于所述多个频率信号的一个别的频率信号来产生一个别的脉宽调变(PWM)信号；一故障报告存储器电路，其是被配置以接收包含在所述控制器中的至少一故障的一发生的第一故障信息、以及包含所述至少一故障的一来源的一身分的第二故障信息；一故障数据信号产生器电路，其是耦接至所述故障报告存储器电路并且被配置以产生至少一指出所述至少一故障的来源的身分的数据信号；一故障数据及PGOOD输出电路，其是耦接至所述故障报告存储器电路以及所述故障数据信号产生器电路，并且被配置以输出所述至少一数据信号以及一代表所述第一故障信息的PGOOD信号，其中所述至少一数据信号是和所述PGOOD信号组合，以产生组合信号，使得所述组合信号的一最大位准是小于一临界位准；以及一故障报告接脚，其是耦接至所述故障数据及PGOOD输出电路。

例子20是包含例子19的控制器，其中所述故障数据及PGOOD输出电路是包括一第一晶体管装置，其被配置以产生所述PGOOD信号、以及一第二晶体管装置，其是耦接至所述第一晶体管装置，所述第二晶体管装置是被配置以产生所述至少一数据信号。

例子21是包含例子19-20的任一个的控制器，其进一步包括多个开关晶体管驱动器电路，其是耦接至所述多个从属控制器电路。

例子22是包含例子19-21的任一个的控制器，其中所述故障报告存储器电路是包括至少一缓存器或是一存储器存储电路。

例子23是包含例子19-22的任一个的控制器，其中所述控制器是包括在一集成电路、芯片、芯片或裸片上形成的多相PWM开关器。

例子24是包含一种电子系统，其包括：一数字处理器；一耦接至所述数字处理器的外围子系统；以及一电源子系统，其是耦接至所述数字处理器以及所述外围子系统的电路构件，并且被配置以产生一输出电压以供电所述数字处理器以及所述外围子系统的所述电路构件，其中所述电源子系统是包含一被配置以调整所述电源子系统的输出电压的DC-DC转换器，并且所述DC-DC转换器是包含一故障报告电路，其包括：一第一晶体管装置，其被配置以产生一指出在一相关的DC-DC转换器电路中的发生故障的第一信号；一第二晶体管装置，其是耦接至所述第一晶体管装置，所述第二晶体管装置是被配置以产生至少一指出在所述相关的DC-DC转换器电路中的所述故障的一身分的数据信号；以及一输出接脚，其是耦接至所述第一晶体管装置以及所述第二晶体管装置，其中所述输出接脚是被配置以接收所述第一信号以及所述至少一数据信号。

例子25是包含例子24的电子系统，其中所述DC-DC转换器是包括一电压调整器。

例子26是包含例子24-25的任一个的电子系统，其中所述输出接脚是包括一PGOOD接脚。

例子27是包含例子24-26的任一个的电子系统，其中所述第一信号是一PGOOD信号，并且所述至少一数据信号是被叠加在所述PGOOD信号上，使得组合的至少一数据信号以及PGOOD信号的一最大位准是小于一临界位准。

尽管特定的实施例已经在此加以描绘及叙述，但所述技术中具有通常技能者将会体认到的是，任何被推测是达成相同目的的配置都可以取代所展示的特定实施例。也将会体认到的是，所揭露的方法不仅可被利用在电压转换器以及电压调整器电路中，而且可被利用在任何其它利用一故障指示器接脚或输出的电子电路中。因此，本申请案明白地欲仅受限于本申请案的权利要求书及其等同物。