时阈值TSBDCM相比较从而从ADCM操作 模式转变至SBDCM操作模式。可使用时段P1-P4中的任一或多个的持续时间并与对应预定 阈值比较来确定从ADCM到SBDCM的合适的转变点。对于较低占空比而言（如，在低功率情 况期间）持续时间P1和P4-般是较长的时段（与P2和P3相比），潜在地提供更为准确的 结果。
[0074] 图11是在根据一个实施例的调节器103的ADCM期间，类似于图9和10的10和 IL的绘图，且还示出相应的LG脉冲LG 1和LG2。LG 1对应于ADCM期间的时段P1，其可被用 作定时变量DT。
[0075] 图12是设置于SBDCM控制器213中的SB检测电路的一个实施例的示意图，根据 一个实施例，用于确定当DT达到对应于亚音速阈值条件的P1时，何时从ADCM操作模式转 变至SBDCM。跨导放大器1201具有用于接收V0的正输入和耦合至地的负输入。跨导放大 器1201的输出耦合至节点1202,且电容器1203耦合在节点1202和地之间。开关1205跨 电容器1203,具有耦合在节点1202和地之间的电流端子。节点1202耦合至比较器1207的 正输入，该比较器接收指示差（VIN-V0)的值作为其负输入。比较器1207的输出耦合至置位 /重置（SR)触发器（SRFF) 1209,该触发器使其非反相或Q输出提供信号SB。重置框1211 具有输出，向SRFF 1209的重置（R)提供重置信号RST。
[0076] 向开关1205的控制输入提供信号ΙΖ??。信号「δΤ通常为高，且当ADCM每一个开关 循环期间将LG1信号设为高有效状态以作为LG的第一个脉冲时变低。开关1205可以是晶 体管器件，诸如FET或M0S型晶体管，具有漏极和源电流端子以及栅极控制端子。可构想任 何其他合适类型的开关，包括各种其他类型的晶体管。
[0077] 在操作中，当Ε0?为高时，导通开关1205使得电容器1203短路从而节点1202为 低。当节点1202的电压为低时，比较器1207的输出为低且SB信号维持低。当对应于时段 Ρ1，?Ζ??为低时，电容器1203被充电来增加节点1202的电压。如果节点1202的电压变得 高于该值（VIN-V0)，则比较器1207转变为高且SRFF 1209将SB信号设为高有效状态。在 一个实施例中，当SB信号变高时，SBDCM控制器213将操作从ADCM转变至SBDCM。
[0078] 跨导放大器1201的输出形成电流IV0,该电流与输出电压V0成比例，乘以跨 导增益因子" gm"。将比值R设为等于式（3)方括号中的值、或R = (FSW_ADCM-FSW_ SBDCM)/2，FSW_ADCM。电容器1203具有电容C。C/gm的比被设为等于R.T0N。以此方式， 根据如下式（7)来确定DT :
[0080] 图11中所示的LG1的脉冲对应于时间P1。当ADCM期间脉冲LG1为高时，Γ??信 号为低，对应于DT。以此方式，如果LG1的脉冲对于为亚音速转变值解出的Ρ1的时续时间 均为高，则操作从ADCM转变至SBDCM。
[0081] 在更为特定的实施例中，FSW_ADCM = 25KHz、FSW_SBDCM = 100Hz，所以比值R = 0· 498。TON 被选择为 1 微秒（μ )。因此，C/gm = 0· 498 · 1 μ s = 498 纳秒（ns)。在一个 实施例中，C = 10皮可法拉（pF)且gm被选为20微姆欧（μ S)。
[0082] 图13是根据一个实施例的调节器103的更详细的示意图和框图。尽管更为详细， 图13中所示的示意图和框图被简化来避免不必要的细节，同时仍可完全是出根据本发明 被结合至调节器103内的原理。通过误差网络提供输出电压V0,该网络包括补偿阻抗Ζ1和 Ζ2、误差放大器1301、和以GND为参考形成参考电压VREF的电压源1303。阻抗可包括用于 提供合适补偿的电阻、电容、和/或电感的任何合适组合，且一般包括电阻器或电阻器-电 容器（RC)组合。如图所示，通过阻抗Ζ1来向误差放大器1301的负输入提供V0,该放大器 在其正输入处接收VREF且在其输出处形成补偿电压VC0MP。VREF代表V0的目标电压或指 示V0的反馈电压电平。阻抗Ζ2被耦合在误差放大器1301的负输入和输出之间的反馈配 置中。
[0083] 注意，可直接提供V0或经由感测网络（未示出）来提供V0,感测网络诸如分压器 等用于将电压分离下降为提供至误差网络的反馈电压。如本领域普通技术人员所理解地， 阻抗Ζ1和Ζ2提供环补偿。一般而言，误差网络的误差放大器1301将输出电压或其反馈版 与VREF之间的差放大来形成VC0MP。
[0084] 向控制器201的调制器205的输入提供VC0MP，且调制器205在其输出形成脉冲控 制信号或PWM信号。向缓冲器/驱动器1305的输入提供PWM信号，该缓冲器/驱动器的输 出向Q1的栅极提供UG信号。PWM信号、或如此处进一步描述的其修改版或反相版，被提供 至另一个缓冲器/驱动器1307,该缓冲器/驱动器1307向Q2的栅极提供LG信号。调节器 103的转换器部分，包括开关Q1和Q2、输出电感器L、输出电容器C0、和负载203,被耦合从 而以前述基本类似的方式操作，用于形成电流IL和10以及电压VPH和V0,用于将输入电压 VIN转换为经调节的输出电压V0。
[0085] 缓冲器/驱动器1305和1307形成DVR框207的一部分，用于基于PWM信号来驱 动开关Q1和Q3。没有示出DVR框207的附加细节，诸如用于合适操作的附加支持电路。例 如，DVR框207可包括附加电路以确保在一时间仅导通开关Q1和Q2之一，以避免VIN或V0 暂时接地。进一步，可包括自举或电荷栗电路等来帮助高于VIN和V0轨来分别驱动Q1和 Q2的栅极。
[0086] DCM控制器209被实现为具有相位比较器1309、SRFF 1311和附加逻辑来结合DCM 操作模式。在所示实施例中，附加逻辑包括被插在开关控制路径中的2-输入N0R门1313。 相位比较器1309的正输入耦合至相位节点202、且负输入耦合至GND，且其输出形成ZC信 号，提供至SRFF 1311的S输入。SRFF 1311的R输入接收PWM且其输出被提供至N0R门 1313的一个输入。N0R门1313的另一个输入接收PWM信号，且其输出被提供至2-输入0R 门1315的一个输入。OR门1315的输出耦合至缓冲器/驱动器1307的输入。OR门1315是 ADCM控制器211的一部分且其另一个输入耦合至为ADCM控制器211和SBDCM控制器213 所设置的电路，如下文进一步所述。
[0087] 在CCM操作模式期间，将PWM信号设为高有效状态，开始新的循环，所以经由N0R 门的操作（忽略OR门1315的操作），UG变高且LG变低。当PWM变低时，在该循环的剩余 时间内，UG被拉低且将LG设为高有效状态。通过输出电感器L的电流IL 一般维持为正， 从而相位节点202的电压VPH维持为负，所以ZC信号维持为低。SRFF 1311的输出维持为 低，所以DCM控制器209不影响CCM操作。
[0088] 当负载减少以使输出电流10减少时，电流IL相应减少且可变负。如果电流IL变 负，则VPH的电压变负且相位比较器1309在其输出将ZC设为高有效状态。ZC变高，设置 SRFF 1311，从而将其输出设为高有效状态。根据DCM操作，N0R门1313响应地将其输出拉 低、将LG拉低，因此较早地终止了 LG脉冲。在DCM模式中，当PWM接着变高时，将UG设为 高有效状态且LG为低来开始下一个循环。PWM信号重置SRFF 1311，取决于由ZC信号所示 的负载情况，在DCM模式中可重复操作或切换回至CCM模式。
[0089] 注意，相位比较器1309可由能检测何时流过电感器L的电流到达零湖泊越过指示 低负载情况的零阈值的任何类型的检测电路所替代。
[0090] ADCM控制器211被实现为具有边缘检测框1317、定时器1319、和0R门1315。向边 缘检测框1317的输入提供PWM信号，边缘检测框的输出耦合至定时器1319的输入。定时 器1319具有输出，向2-输入AND门1321的非反相输入提供信号AD。AND门1321的输出 被提供至0R门1315的另一个输入。AND门1321被设置为SBDCM控制器213的一部分，该 AND门的另一个输入被反相并接收SB信号。对于ADCM模式，假设SB为低从而AND门1321 的操作可暂时被忽略。
[0091] 在ADCM控制器211的操作中，每次PWM变高，边缘检测框1317检测PWM上脉冲的 上升边缘并重置定时器1319。定时器1319具有与超音速阈值周期SPTH相同的周期，且一 旦定时器1319超时就将AD信号设为高有效状态从而转变至ADCM模式。在CCM和SPDCM 操作模式中，PWM脉冲发生地太快从而定时器1319不断重置，使得没有将AD设为有效状态。 如果在SPDCM期间连续脉冲之间的时段超过超音速阈值周期SPTH，则定时器1319超时并 将AD信号设为高有效状态。相比图5中所示的正常发声的DCM，AD信号变高，更早地在循 环中，将LG拉高。如上所述，较早将LG脉冲设为有效状态防止了在DCM期间开关频率落入 可听范围。
[0092] 之前如图8中所示，如果输出负载增加以使PWM上的脉冲在频率上增加从而TS变 得小于SPTH，操作转变回SPDCM模式。如果输出负载显著增加，以使ZC变回低，则操作转变 回CCM模式。然而，如果输出负载继续减少，则操作可转变回SBDCM模式。
[0093] SBDCM控制器213包括SB检测电路1200、重置框1211、和用于进入与离开SBDCM 操作模式的任