异步模数转换器的制作方法

所披露的实施例总体上涉及模数转换器(ADC)的领域。更具体地，而不是作为任何限制，本披露内容涉及用于异步ADC的新架构。

背景技术：

各种各样的模数转换器(ADC)可用于不同的采样率和分辨率的不同应用，包括同步和异步ADC。同步ADC由全局时钟驱动，并以固定间隔对信号进行采样，而异步ADC是无时钟的。异步ADC(AADC)能够分为两类：异步逻辑类型和异步模拟类型。在异步逻辑型ADC中，以固定的间隔对输入进行采样。但是，将输入模拟量转换成数字量的时间通常是异步的。在异步模拟型ADC中，不对输入进行采样；而是将连续时间输入与参考量连续地进行比较。在这种类型的ADC中，输入输出(I/O)能够是真正异步的，虽然异步输出能够被进一步重新定时以使数字接口是同步的。

技术实现要素：

本专利申请披露了用于AADC的新架构。模拟差分输入端被连接到对应连续时间加法器的第一输入端，连续时间加法器的第二输入端被连接到来自电压数模转换器(DAC)的差分信号。每个加法器的输出是对应模拟输入和DAC输出的连续时间差。加法器的输出的过零由连续时间比较器检测，所述连续时间比较器的异步输出是包括在过零时刻的DAC代码和发生过零时的时间的二元组。还使用误差估计器来监测所述加法器输出。如果模拟输入等于DAC输出，则DAC代码是模拟输入的真实表示，其中误差为零。然而，只有在加法器输出过零时，该误差才为零。误差估计器用于检查模拟输入和DAC之间的最大误差。一旦误差估计器检测到突破误差的上限，则所述误差估计器就向判定块发信号以产生控制信号和使能信号来控制适当的电路。这些信号用于改变DAC代码，其方式为使得在加法器的输出处促成过零。由于DAC代码以跟踪输入信号的方式改变，加法器的输出处的总误差在上限内恢复，该总误差也称为跟踪误差。

在一个方面，披露了一种异步模数转换器(AADC)的实施例。所述AADC包括：数模转换器(DAC)；连续时间比较器，所述连续时间比较器提供包括所述DAC的数字值和时间值的输出；以及第一和第二连续时间加法器，所述连续时间加法器各自经连接以在第一输入端上接收模拟差分输入、在第二输入端上接收所述DAC的差分输出、并且将所述模拟输入与所述DAC的输出之间的差提供至所述连续时间比较器和误差估计器；其中所述连续时间比较器响应于所述模拟输入与所述DAC的输出之间的差为零，提供输出。

在又一方面，披露了一种操作异步模数转换器(AADC)的方法的实施例。所述方法包括：在加法器处从模拟差分输入信号减去数模转换器(DAC)的差分输出，以向连续时间比较器的第一和第二输入端提供差分差异信号；确定所述差分差异信号是否相等；响应于所述差分差异信号相等，输出所述DAC的当前值和时间戳；跟踪所述差分差异信号之一以确定最大误差；以及基于所述最大误差使所述DAC的值递增。

所披露的ADDC和方法包括以下优点：

●比常规ADC具有更多的有效位数(ENOB)；

●使用大量的功率来驱动大多数ADC的采样和保持(S/H)输入；在所披露的AADC中，去除了S/H；以及

●活动相关的信号功率，其中当信号不变时使用较低的功率。

附图说明

以附图部分中的这些图通过举例的方式而非通过限制性的方式展示了本披露内容的实施例，在附图中类似的附图标记指示相似的元件。应当指出的是，此披露中对于“一个(a/one)”或实施例的不同引用不必引用相同的实施例，并且这样的引用可以是指至少一个。此外，当结合实施例描述特定特征、结构或特性时，所主张的是，结合无论是否明确描述的其他实施例实现这样的特征、结构或特性落在本领域技术人员的知识范围内。

结合在说明书中并构成其一部分的附图展示了本披露内容的一个或多个示例性实施例。从以下具体实施方式结合所附权利要求并参考附图将理解本披露内容的各种优点和特征，在附图中：

图1A描绘了根据本披露内容的一个实施例的异步ADC的示例；

图1B描绘了根据本披露内容的一个实施例的异步ADC的示例；

图2描绘了根据本披露内容的一个实施例的异步ADC的示例；

图3描绘了提供连续时间加法器和DAC的功能的结构；

图4突出显示了上电时图2的ADC内的状况；

图5突出显示了正常运行过程中图2的ADC内的状况；

图5A和图5B描绘了与图1和图2的ADC相关联的不同信号；

图6描绘了根据本披露内容的一个实施例的在仿真中与图2的ADC相关联的不同信号；并且

图7描绘了根据本披露内容的一个实施例的执行模数转换的方法。

具体实施方式

现在将参照附图详细地描述本发明的具体实施例。在本发明的以下详细说明中，阐述了大量的具体细节以提供对本发明的更透彻的理解。然而，本领域技术人员将清楚的是，在没有这些具体细节的情况下，也可以实施本发明。在其他情况下，没有详细描述公知的特征，以避免不必要地使描述复杂化。

现在参考附图，更具体地参考图1A，披露了根据本披露内容的一个实施例的概括的示例ADC 100A。ADC 100A包括异步前端(Asynchronous Front End，AFE)102，所述异步前端接收模拟差分输入122并且输出异步数字输出124。AFE 102接收来自控制逻辑模块116的控制信号126，并且向误差估计器112提供差分误差信号128，如下面将讨论的。误差估计器112将信号130发送至判定块114，而判定块114向控制逻辑模块116提供使能信号EN和控制信号CTRL。

AFE 102包括DAC 108、连续时间加法器110A、110B以及连续时间比较器104。每个连续时间加法器110A、110B在第一输入端处接收模拟差分输入122，并且在第二输入端处接收电压DAC 108的差分值。每个连续时间加法器110A、110B的输出是模拟输入和DAC 108输出的连续时间差，所述连续时间差被提供至连续时间比较器104。当连续时间比较器104检测到连续时间加法器110A、110B的输出过零时，连续时间比较器104输出包括在过零时间的DAC代码和发生过零时的时间的二元组。

连续时间加法器110A、110B的输出128A、128B还被提供至误差估计器112。如果模拟输入122等于DAC输出，则DAC代码是模拟输入的真实表示，并且误差为零。然而，只有在连续时间加法器110的输出128过零时，该误差才为零。误差估计器112用于跟踪模拟输入122和DAC 108的输出之间的最大误差。一旦误差估计器112检测到突破误差的上限，误差估计器112向判定块114发信号以产生适当的CTRL和EN信号来控制适当的电路。

控制逻辑模块116包含接收使能信号EN的振荡器118和接收控制信号CTRL的UP/DN计数器和掩码逻辑120(以下简称为UP/DN计数器120)。EN和CTRL信号用于改变DAC代码，其方式为使得在连续时间加法器的输出处促成过零，如下面将更详细地解释的。应理解的是，提供该概括的实施例是为了解释异步ADC的功能，而并不限制具体实施例。如将看到的，在下面讨论具体实施方式时，框图中的给定框的功能可以被分成多个框，和/或这些框图中的两个或更多个框的功能可以至少部分地集成。另外，可以在所展示的框之间添加/插入其他框。

图1A所示的实施例包括差分输入，尽管这对于ADC的操作不是必需的，如图1B所示。图1B的实施例总体上与图1A的实施例相同，除了下面特别指出的地方。在ADC 100B中，单一连续时间加法器110在第一输入端处接收单端模拟输入122，并且在第二输入端处接收电压DAC 108的值。连续时间加法器110的输出是模拟输入和DAC 108输出的连续时间差并且被提供至连续时间比较器104的非反相输入端上。连续时间比较器104的反相输入端接收参考值，在本实施例中该参考值为接地。电路的其余部分保持不变。应理解的是，差分输入和单端输入都可以与以下所示的具体实施例一起使用。

接下来转到图2，示出了根据本披露内容的一个实施例的示例性实施方式。在该实施例中，ADC 200包括AFE 202、估计器212以及控制模块238。AFE包括连接时间加法器210，这些连续时间加法器经连接以接收模拟差分输入222和DAC 208的差分输出，并且向连续时间比较器204的输入节点提供差分输出。如在前面的示例中，使用连续时间比较器204来比较连续时间加法器210的差分输出以提供异步输出224。通过UP/DN计数器220来控制用于DAC 208的DAC代码。当模拟差分输入222等于DAC 208的差分输出时，连续时间比较器204的这些输入共模，即，REF/2。由于两个模拟差分信号222都包括共模电压，连续时间比较器204将所述比较看作为过零并且提供包括DAC值和时间戳的输出。连续时间比较器204能够在正常功率模式或低功率模式下操作；该设置通过控制模块238来控制。

连续时间加法器210的输出通过在积分器242处接收到的误差信号228被提供至估计器212。积分器242对误差信号228进行积分，即，在时间上对该信号求和。积分器242包括放大器244，所述放大器在非反相输入端上接收误差信号228并且在反相输入端上经由电阻器246接收REF/2。放大器244的输出端和反相输入端与电容器C1和开关S1并联连接以形成积分器242。最初，积分器的输出将是共模。当信号开始移动时，误差被积分并提供至子范围/分级比较器(sub-ranging Comparator)240。

子范围比较器240包括比较器248、250、252，这些比较器各自在一个输入端上接收经积分的误差信号并且在另一个输入端上接收参考电压REF/4、REF/2、3*REF/4之一。当比较器248检测到经积分的误差已经越过下阈值(例如，REF/4)时，将DN信号发送到控制模块238。类似地，当比较器252检测到经积分的误差已经越过上阈值(例如，3*REF/4)时，将UP信号发送到控制模块238。当比较器250检测到经积分的误差信号已经越过共模电压REF/2时，将复位信号RST发送到控制模块238。

控制模块238包括与图1的模块118、120相对应的环形振荡器218和UP/DN计数器220、以及触发器254、256。触发器254在经积分的误差越过3*REF/4阈值时在S输入端上接收UP信号并且在经积分的误差越过REF/2时在R输入端上接收复位信号RSTb。触发器256在经积分的误差越过REF/4阈值时在S输入端上接收DN信号并且在经积分的误差越过REF/2时在R输入端上接收复位信号RST。来自触发器254、256的输出各自被发送到环形振荡器218和UP/DN计数器220两者，在所述环形振荡器和UP/DN计数器中这两个信号一起用作使能信号EN和控制信号CTRL。

当模拟差分输入222不改变时，环形振荡器218具有低活动性，因此该模块中的功率消耗与信号活动有关。当被激活时，根据接收到的信号UP_DAC或DN_DAC来决定UP/DN计数器220的极性，并且UP/DN计数器220开始自由运转操作，在每个时钟使DAC 208递增或递减。DAC 208的输出表现得像线性斜坡。环形振荡器218和UP/DN计数器220的操作继续，直到已经生成RST信号。通过环形振荡器218生成UP/DN计数器220的时钟。在至少一个实施例中，ADC 200的不同块能够掉电或预先上电以降低功率消耗。这些动作能够是基于子范围比较器200的输出，即，Up/Down/RST。在一个实施例中，当跟踪误差较低时，比较器204能够被配置成低功率模式。在所述跟踪误差越过误差的上限或下限时，比较器204唤醒以比较加法器210的输出的过零。在获得异步输出之后，比较器进入低功率模式。

图3披露了AFE 102的一个实施例，其中DAC 108和连续时间加法器110被集成到单一结构300中。在该图中，结构300在视觉上被虚线M分成两个部分。在虚线M的左侧是八个电容器338，每个电容器具有电容值C；电容器338实现通过作为信号126发送的DAC代码来控制的DAC。电容器338的下极板各自可分开地连接到地(GND)或参考电压(REF)。在虚线M的右侧是具有对应电容值4C、2C、C和C的四个电容器339。电容器339表示模拟输入122。4C电容器339可连接到模拟输入端或REF，而2C和C电容器339单独可连接到模拟输入端或地(GND)。所有电容器338、339的上极板被连结在一起以形成节点N，表示连续时间加法器。当操作开始时，结构300被自动调零。为了执行自动调零，DAC代码被设置为中间值，即这些电容器338中的一半连接到GND，而这些电容器338中的另一半连接到REF。假设电压共模(VCM)等于REF/2，电容器339中的一半连接到GND，并且电容器339中的一半连接到REF。在至少一个实施例中，4C电容器339被连接到REF，并且2C和C电容器339被连接到GND。同时，开关S2闭合以将这些电容器338、339的上极板连接到VCM。这种配置确保节点N上的电压为VCM。

在结构300的正常运行过程中，开关S2断开，使得节点N是自由悬浮的，并且每个电容器339连接到模拟输入端。如果表示DAC的电容器338全部被设置为接地，如图3所示，则节点N的值将反映模拟输入。在DAC代码循环时，连接到参考电压的每个新电容器338将使电容器338的下极板的电容改变REF/8。然而，由于电容器338仅表示顶极板的一半，所以节点N上的变化是REF/16。当DAC代码递增时，节点N反映模拟输入减去DAC代码的值；这个值能够在中点M处获取。

图4展示了上电时图2的ADC，并且突出显示了不同元件的初始状态。最初，ADC 400的模拟输入422和输出424都是未知的。DAC 408以默认代码上电。环形振荡器418上电，但尚未激活。放大器444复位并且开关S1闭合以使由放大器444、电容器C1和开关S1形成的积分器复位，从而确保了来自积分器的输出的初始值为REF/2。比较器448、452各自初始化为零，而比较器450的值是未知的。

图5展示了在正常运行过程中的图2的ADC并且突出显示了电路中不同位置处的信号值。值得注意的是，在ADC 500中，当模拟差分输入522之间的差为零时，连续时间加法器510的每个输出端上的电压为VCM，即REF/2。因此，当DAC代码完美地跟踪模拟输入522时，误差信号528将为REF/2。放大器544从误差信号528上接收到的信号中减去REF/2，这代表跟踪误差。当跟踪完美时，积分器的输出564则为零，但如果存在跟踪误差，则输出564使该误差累积。当误差大时，累积误差将快速触发比较器548在信号DN上提供“1”、或者触发比较器552在信号UP上提供“1”。当误差小时，所累积的误差花费较长时间来触发比较器548、552之一。触发DN信号会触发环形振荡器518振荡，并且触发DAC计数器向下(down)计数。类似地，触发UP信号会触发环形振荡器518振荡，并且触发DAC计数器向上(up)计数。跟踪所累积的误差而不是瞬时误差，将确保环形振荡器518和UP/DN计数器520定期触发，但是当信号恒定或缓慢改变时允许这些模块使用的功率下降。

图5A示出了在ADC 500的运行过程中产生的若干个信号，但是应当指出的是，这些信号仅用于说明而不是按比例绘制的。在该图的上部，模拟输入522被示为虚线，而DAC输出562被示为实线。积分器输出564被示出在其他两个信号的下方。最初，模拟输入522已经紧密跟踪DAC输出562，虽然在没有具体示出的某个时间段上累积了小的误差。随着模拟输入522开始向上移动，积分器输出564开始急剧上升，直到该值越过3*REF/4，从而触发UP信号。一旦UP被触发，触发器554接收该信号并且向环形振荡器518和UP/DN计数器520两者发送UP_DAC信号，从而致使环形振荡器518每次嘀嗒响(tick)时DAC计数器向上递增。DAC输出562将继续递增，直到恢复信号RST被触发。为了触发RST，需要将累积的误差驱动回到REF/2。在该示例中，初始DAC电压低于模拟输入，因此积分器触发UP。随着DAC代码递增，跟踪误差越过零并且稍微超越，致使瞬时误差的符号(sign)反转，并且所累积的误差下降直到RST被触发。当DAC等待模拟输入越过时，在复位后发生第二次过零。因此，在该示例中，只要模拟输入522继续上升，每当触发DAC时将发生两次过零。对于这两次过零，提供适当的异步二元组作为异步输出，尽管如前所述，特定的实施方式可以确定在DAC移动时忽略过零。

如图5A所示，当DAC输出562上升时，误差反转符号，并且积分器输出564稳定并随后下降。一旦所累积的误差下降到REF/2以下，比较器550触发RST信号。当发生这种情况时，所有异步时钟活动都停止，并且DAC输出562不再递增。然后，电路等待DAC输出562和模拟输入522越过，触发异步输出。当模拟输入522下降时，发生相同的过程，除了积分器输出564将越过REF/4从而触发DN信号。当DN信号被触发时，触发器556接收该信号并且向环形振荡器518和UP/DN计数器520两者发送DN_DAC信号，从而致使环形振荡器518每次嘀嗒响时DAC计数器递减，直到RST信号再次被触发。

图5B再次示出了模拟输入522和DAC信号562，这次指出若干个过零点Z1和Z2。在Z1处，当DAC代码移动时，发生过零。假设DAC代码改变一个最低有效位(LSB)，净余量应小于一个LSB；因此，这一点应精确到一个LSB。在ADC 500的至少一个实施例中，DAC信号562移动时的过零被忽略。在Z2处，当过零发生时，DAC信号562是稳定的，触发异步转换和二元组输出。

图6展示了在仿真过程中ADC的不同信号，并且参照图2加以解释。图表600被分成上、中间、下三个部分。中间部分示出模拟差分输入222，其在该图中标记为INM和INP并且在100kHz下操作。上部示出了差分信号OUTM和OUTP，这些差分信号是加法器210的输出并且还将误差信号提供至积分器242。下部示出了时钟CLK的活动和输出OUT，即环形振荡器218和输出124。在时间等于1毫秒时，模拟输入INM和INP开始移动和发散。同时，误差信号OUTM和OUTP开始增长，并且它们的值由积分器242进行积分。不久之后，累积误差越过一个阈值并且触发时钟CLK，使得环形振荡器218振荡，并且UP/DN计数器220使DAC代码递增一段时间。随着DAC码递增，可以看出，误差信号OUTM和OUTP被反转，直到累积误差达到REF/2，此时比较器250触发复位信号RST并且时钟活动停止。可以看出，误差信号OUTM、OUTP达到零并且稍微超越，从而允许DAC活动停止。OUTM和OUTP在时钟信号停止的时间附近具有第一次过零并且在DAC不活动时具有第二次过零；在这两个时刻，输出OUT(即输出信号224)被触发。随着模拟输入信号继续改变，重复该过程。可以看出，除了当模拟输入INM、INP变化非常缓慢或反转方向时，每当时钟被触发，都发生两次过零。

图7是展示了操作ADC的方法700的流程图。最初，该方法在连续时间加法器处从模拟差分信号减去(705)数模转换器(DAC)的差分输出，以向连续时间比较器的第一和第二输入端提供差分差异信号。连续时间比较器确定(710)所述差分差异信号是否相等。响应于所述差分差异信号相等，输出(715)所述DAC的当前值和相关联的时间戳。跟踪(720)这些差分差异信号之一以确定最大误差，并且基于所述最大误差使DAC的值递增(725)。

尽管已经详细地示出和描述了多个不同实施例，但权利要求书并不限于任何特定的实施例或示例。上述详细说明中的任何一者都不应被解读为暗示任何特定的部件、元素、步骤、动作或功能是必要的，以使得其必须包括在权利要求的范围内。除非另有明确说明，否则以单数形式提及的元件不旨在意指“一个且仅一个”，而是“一个或更多个”。本领域普通技术人员已知的上述实施例的元素的所有结构和功能等同物都通过引用明确地并入本文，并且旨在由本权利要求所涵盖。因此，本领域技术人员将认识到，本文所描述的示例性实施例能够在所附权利要求的精神和范围内以各种修改和变化来实施。