技术特征：
技术总结
本发明公开了一种外挂晶体时钟的抗EFT干扰电路，包括晶振电路，所述晶振电路包括芯片内部的晶体驱动电路和芯片外部的外部晶体电路，外部晶体电路通过两个IO端口，XHIN端口和XHOUT端口，连接到芯片内部的晶体驱动电路；在所述XHIN端口的IO端口外部设置有Rext电阻，在所述XHIN端口的IO端口内部设置有包括PMOS和NMOS的ESD电路，所述PMOS和NMOS产生的寄生电容Cp1、Cp2共同组成寄生的低通滤波器。本发明的外挂晶体时钟的抗EFT干扰电路，能有效抑制干扰，保证相关产品能够通过验证，从而提高产品的可靠性和稳定性。
技术研发人员：徐以军;陈俊超;伍衍亮;蓝杨;彭新朝;王静
受保护的技术使用者：珠海格力电器股份有限公司
技术研发日：2018.10.26
技术公布日：2019.03.19