方案的操作。
[0099]图23和24表示图1的DACl在DAC编码15和编码16之间转变。在该转变中，和第二部分7的有效位之一从VMf2转换到VMfl的同时，第一部分2的R2R电阻网络的所有引线2.1至2.4从Vrefl转变至VMf2 (未设置)。因此，该转变由于上述效果引起输出电压上的显著毛刺。
[0100]现在参照图25和图26，图5所示的DAC30被示出，此时从图25的编码20转变为图26的编码21。在图5所示的编码20，引线54、56、40、42、48和50未设置(切换至Vref2)，而引线58、60、44和46被设置(切换至V,efl)。在从编码20至21的转换期间，相对大权重以及因此对蔬菜电压(平行2R电阻器40)的分段42从Vref2切换到VMfl。为了尽量减少和该转变相关联的毛刺，两个较低加权引线(在本例中，分别具有权重8LSB的引线60和引线44，S卩引线40的一半)从Viefl切换到Vref2,从而将对Vwt的贡献减少等于分段引线40的量。因此，和具有16LSB权重的引线40转变相关联的毛刺由两个半加权引线60、44的转变取消。此外，因为同样加权的引线60、44具有相对于输出节点57实质上相等的阻抗，由一个转变引入的任何毛刺由另一个取消。
[0101]应当理解，在和以上转换的同时，从而在输出节点57的输出电压反应从20至21的增加编码，最低有效引线54从Vref2转换到Vrefl。然而由于该引线54的权重的比较不重要性，由该转变引入的任何毛刺与否则和使用常规切换方案高加权引线40从VMf2转变到Vrefl相关的毛刺相比是微不足道的。
[0102]在冗余DAC的高加权引线的转换期间减少毛刺的方法可以参照图27进行描述，其示出根据本发明的一些实施例的冗余DAC的简化版本。在图27中，未示出电阻引线的开关。相反，DAC的电阻引线如所示固定到Vrefl或VMf2。但应当理解，该开关是存在的但未示出，并且在每种情况下每个电阻引线可在Vrefl和VMf2之间切换。DAC190可以包括第一部分中的主R2R电阻梯形网络，第二部分可以包括多个并行的电流流动引线和具有固有的冗余(全部未示出)的第二 R2R梯形。在最有效位194从Vrefl至VMf2转换期间，优选地位于输出节点Vrat的任一侧以及每个具有等于最有效引线194的一半权重的权重的两条引线196、198同时从VMfl切换到VMf2。因此，由于其定位和相对于输出节点Vwt的各个阻抗，与主R2RDAC的引线196的切换转变相关联的延迟实质上消除在第二 R2R DAC中引线198的切换相关联的延迟。
[0103]应当理解，在优选实施例中，该转变符合最低有效位从Vref2到Vrefl的转变，以使得输出电压随着DAC输入编码递增而增加。这被更清楚地显示在图28中，其列出图16所示的每个DAC引线根据毛刺减少方法切换的切换状态。首先参考DAC码10至码11的转变，具有8LSB权重的引线从逻辑O切换到逻辑1，以及同时具有4LSB权重的两条引线从逻辑I转换为逻辑0，最低有效位从逻辑O转变为逻辑I。同样，在从DAC码20至21的转换中，权重为16LSB (分段部分)的引线从逻辑O转变为逻辑1，同时权重为8LSB的两条引线从逻辑I转换为逻辑O。同样，该转换符合最低有效位从逻辑O到逻辑I的转换。
[0104]应当理解，在减少DAC内毛刺的同时，毛刺减少切换模式减少微调校正范围。因此，在一些情况下，可以在减少毛刺切换机制(其中，毛刺被最小化)和冗余机制(其中，输出电压可用的校正范围被最大化)之间进行折中。
[0105]虽然实施例已经参考电压模式DAC进行描述，应当理解，电流模式等同物可类似地实现。还应当理解，上述用于减小干扰的方法可涉及电流模式设备，其比电压模式设备具有较大的切换干扰，因为它们的开关直接连接到输出线。
[0106]还应当理解，上面描述的DAC可以使用分立元件来实现，或者在一个或多个集成电路上实现。为了提高线性度，在IC实现的DAC的电阻引线优选在相同的制造步骤沉积。
[0107]因此，可以提供一种改进的DAC。
[0108]特此提出的权利要求的起草适合使用于美国专利局的单依赖性格式。然而，应当理解，任何权利要求可以依赖于相同类型的任意前述权利要求，除非明确地技术上不可行。
【主权项】
1.一种数字-模拟转换器(DAC)，包括: 第一部分，具有形成DAC中二进制加权值的第一多个电流流动路径；和 第二部分，连接到第一部分并具有第二多个电流流动路径； 其中，所述第一和第二多个电流流动路径中的每一个可在第一和第二节点之间切换，以及其中一个或多个所述多个第二电流流动路径的权重名义上等于一个或多个所述第一多个电流流动路径的权重，以便提供第一部分中的冗余。
2.如权利要求1所述的DAC，其中所述第一和第二部分通过共享连接连接到DAC的输出节点。
3.如权利要求1所述的DAC，其中所述第二多个电流流动路径形成DAC中的二进制加权值。
4.如权利要求1所述的DAC，其中所述第一节点被连接到第一参考电压，以及第二节点连接到第二参考电压。
5.如权利要求1所述的DAC，其中所述第二部分还包括第三多个电流流动路径，形成在DAC中的相等加权值。
6.如权利要求5所述的DAC，进一步包括:控制器，其可操作以驱动开关，用于控制DAC的每个电流流动路径，以延缓一个或多个所述第三多个电流流动路径的转换，直到第一部分的一个或多个较低加权电流流动路径被切换成与所述第一节点连接。
7.如权利要求6所述的DAC，其中所述控制器驱动的至少一些DAC的开关响应于所得的至少部分地由在DAC部件的值的误差的误差值中，或者由于改变的值发生在使用中。
8.如权利要求7所述的DAC，其中误差值来自对DAC的输出电压具有显著贡献的DAC的元件值的误差。
9.如权利要求6所述的DAC，进一步包括:存储器，用于存储在DAC中元件的一个或多个元件值或误差值。
10.如权利要求6所述的DAC，其中所述第一多个电流流动路径的第一电流路径和所述第二多个电流流动路径的第二电流路径具有N伏的合并输出电压的贡献，并且其中所述控制器可操作以驱动DAC的开关，使得第一和第二电流流动路径从第一参考电压到第二参考电压的转换符合具有N伏输出电压贡献的DAC的第三电流流动路径从第二参考电压到第一参考电压的转换。
11.如权利要求3所述的DAC方法，其中所述第二部分还包括第四多个电流流动路径，形成在DAC中的二进制加权值。
12.—种驱动数字-模拟转换器(DAC)的方法，其具有第一部分，所述第一部分包括形成DAC中二进制加权值的第一多个电流流动路径，以及第二部分包括第二多个电流流动路径，所述第一和第二部分的每个贡献于DAC的输出节点的信号，并且其中在第一和第二部分的每个电流流动路径可在第一和第二节点之间切换，其中第二多个电流流动路径的一个或多个电流流动路径的权重名义上等于所述第一多个电流流动路径的一个或多个电流流动路径的权重，以便在第一部分中提供冗余，所述方法包括: 接收输入DAC编码； 导出不同于所述输入编码的输出DAC编码；和 基于输出DAC编码驱动DAC的开关。
13.如权利要求12所述的方法，其中输出DAC编码被导出，使得只有当第一二进制加权部分并具有小于第一权重的一个或多个加权电流流动路径切换连接于第二节点时，具有第一重的加权电流流动路径的转换才发生。
14.如权利要求12所述的方法，其中导出所述输出DAC编码的步骤包括: 基于DAC中元件值的一个或多个误差计算误差值；和 至少部分地基于所计算的误差值调整输出DAC编码。
15.如权利要求13所述的方法，其中，误差值来自对DAC的输出电压具有超出第一阈值的贡献的DAC的电流流动路径的值。
16.如权利要求12所述的方法，其中所述输出DAC编码被导出，使得在具有N伏输出电压贡献的DAC的第三电流流动路径从第二节点切换到第一节点的同时，具有N伏的组合输出电压贡献的第一多个电流流动路径的第一电流路径和第二多个电流流动路径的第二电流路径从第一节点切换到第二节点。
17.一种集成电路，包括权利要求1所述的数字-模拟转换器(DAC)。
18.—种数字-模拟转换器(DAC)，包括: 第一部分，具有形成DAC中二进制加权值的第一多个电流流动路径；和 第二部分，在DAC的输出节点连接到第一部分，以及所述第二部分具有形成在DAC中的二进制加权值的第二多个电流流动路径以及形成DAC中相等加权值的第三多个电流流动路径； 其中，所述第一和第二多个电流流动路径中的每一个可在第一和第二节点之间切换，以及其中一个或多个所述多个第二电流流动路径的权重名义上等于一个或多个所述第一多个电流流动路径的权重，以便提供第一部分中的冗余。
【专利摘要】本发明涉及数字-模拟转换器和运行数字-模拟转换器的方法。一种数字-模拟转换器(DAC)包括第一部分，其具有形成在DAC中二进制加权值的第一多个电流流动路径；和连接到所述第一部分和具有第二多个电流流动路径的第二部分，其中，所述第一和第二多个电流流动路径中的每一个可在第一和第二节点之间切换，以及其中一个或多个所述多个第二电流流动路径的权重名义上等于一个或多个所述第一多个电流流动路径的权重，以便提供第一部分中的冗余。
【IPC分类】H03M1-66
【公开号】CN104579350
【申请号】CN201410526230
【发明人】F·J·唐尼, R·迈克拉克兰
【申请人】亚德诺半导体集团
【公开日】2015年4月29日
【申请日】2014年10月9日
【公告号】DE102014114216A1, US9136866, US20150097712