C编码，得到n=672比特的编码数据分组e时，有两 种处理方式：
[0289]第一种：
[0290] 先将信令序列a重复1次，并扩展得到168比特的数据分组；
[0291] 之后，对所述数据分组填充168个比特的元素，扩展得到336比特的第二数据分组 d= [d。，di,…，d335]，d赋值如下：
[0292]
[029引再对第二数据分组d进行LDPC编码，得到校验数据分组b=比。，bi，…，bsJ， 并将信令序列a和长度为336比特的校验数据分组b合并成416比特的母码数据分组 s=[a,b] = [s0,Si，???,S415];
[0294] 最后，将母码数据分组s构造成672比特的编码数据分组e，所述e为：
[0295]
[0296]第二种：
[0297] 先将信令序列a填充4个比特的元素扩展成84比特的第一数据分组，并将第一数 据分组拆分成2个42比特的子数据分组，然后对各子数据分组分别重复1次；
[029引之后，对重复后的数据分组填充168个比特的元素，扩展得到336比特的第二数据 分组d=[d。，d。…，d335]，d赋值如下：
[0299]
[0300] 再对第二数据分组d进行LDPC编码，得到校验数据分组b=比。，bi，…，b335]， 并将信令序列a和长度为336比特的校验数据分组b合并成416比特的母码数据分组 s=[a,b] = [s0,Si，???,S415];
[0301] 最后，将母码数据分组s构造成672比特的编码数据分组e，所述e为：
[0302]
[0303]实例二
[0304] 设基础奇偶校验矩阵化sxie如下：
[0305]
[0306] 所示的基础奇偶校验矩阵化sxie对应的码率为1/2,扩展因子z=42,矩阵行数为8 行，矩阵列数为16列，左边所示的数字是行索引，最上边的数字是列索引，字母"A"表示系 统位部分矩阵，字母"B"表示校验位部分矩阵。编码采用（16X42,8X42)LDPC编码，基础 奇偶校验矩阵为8X16矩阵，扩展因子z=42,待编码的源数据分组为k=40比特的信令序列 f= [f。，f1，…，fJ，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列f进行LDPC编码， 得到n=672比特的编码数据分组h时，有两种处理方式：
[0307]第一种：
[030引先将信令序列f重复1次，并扩展扩展成84比特的数据分组，对所述数据分组填 充252个比特的元素，得到336比特的第二数据分组d=[d。，d。…，cU]，d赋值如下：
[0309]
[0310] 之后，对第二数据分组d进行LDPC编码，得到校验数据分组b=比。，bi，…，bsJ， 并将信令序列a和长度为336比特的校验数据分组b合并成376比特的母码数据分组 g=[f，b] = [g0, g"…，径3巧];
[0311] 最后，将母码数据分组，构造成672比特的编码数据分组h，所述h为：
[0312]
[0313]第二种：
[0314] 先将信令序列f填充2个比特的元素扩展成42比特的第一数据分组，并将第一数 据分组重复1次；
[0315] 之后，对重复后的数据分组填充252个比特的元素，扩展得到336比特的第二数据 分组d=[d。，d。…，d335]，d赋值如下：
[0316]
[0317] 再对第二数据分组d进行LDPC编码，得到校验数据分组b=比。，bi，…，b335]， 并将信令序列a和长度为336比特的校验数据分组b合并成376比特的母码数据分组 g=[f，b] = [g0, gi，…，g375];
[031引最后，将母码数据分组g构造成672比特的编码数据分组h，所述h为：
[0319]
[0320] 本发明实施例所述支持低码率编码的方法如果W软件功能模块的形式实现并作 为独立的产品销售或使用时，也可W存储在一个计算机可读取存储介质中。基于该样的理 解，本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。 因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的 形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存 储介质上实施的计算机程序产品的形式，所述存储介质包括但不限于U盘、移动硬盘、只读 存储器（ROM,Read-OnlyMemoir)、磁盘存储器、CD-ROM、光学存储器等。
[0321] 本申请是根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图 和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流 程和/或方框、W及流程图和/或方框图中的流程和/或方框的结合。可提供该些计算机 程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器 W产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用 于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的 装置。
[0322] 该些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备W特 定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指 令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或 多个方框中指定的功能。
[0323] 该些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计 算机或其他可编程设备上执行一系列操作步骤W产生计算机实现的处理，从而在计算机或 其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图 一个方框或多个方框中指定的功能的步骤。
[0324] 相应的，本发明实施例还提供一种计算机存储介质，其中存储有计算机程序，该计 算机程序用于执行本发明实施例的支持低码率编码的方法。
[0325] W上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
【主权项】
1. 一种支持低码率编码的装置，其特征在于，该装置至少包括：重复器、编码器，其中， 所述重复器，用于对待编码的源数据分组重复i次，其中，i是正整数； 所述编码器，用于对经过重复器后的数据分组进行编码，所述编码为低密度奇偶校验 (LDPC)编码、Turbo编码或卷积编码。2. 根据权利要求1所述的装置，其特征在于，所述重复器，具体用于对待编码的源数据 分组直接重复i次；或者，源数据分组包括j个子数据分组，对这j个子数据分组分别重复 i次，所述j是正整数，i的取值具体为1或2或3或4或5或6。3. 根据权利要求2所述的装置，其特征在于，所述编码器为（nbXz，kbXz)LDPC编码 器，编码得到母码数据分组，其中，nb是基础奇偶校验矩阵的列数，z是扩展因子，其中z是 正整数，nb是正整数，kb是正整数，kb=nb-mb，mb是基础奇偶校验矩阵的行数，mb是正整 数。4. 根据权利要求3所述的装置，其特征在于，所述编码器，具体用于在编码之前，读取 基础奇偶校验矩阵。5. 根据权利要求4所述的装置，其特征在于，所述编码器，具体用于在读取基础奇偶校 验矩阵后，将基础奇偶校验矩阵中的r个非-1元素值置成-1，其中，r是大于等于0、且小 于r0的整数，rO是原基础奇偶校验矩阵中非-1元素个数。6. 根据权利要求5所述的装置，其特征在于，该装置还包括速率匹配器，用于对母码数 据分组进行速率匹配得到N比特的编码数据分组，其中N为码长，N是正整数。7. 根据权利要求5所述的装置，其特征在于，所述基础奇偶校验矩阵具体为：其中，最左边一列为行索引，最上面一行是列索引，字母"A"表示系统位部分矩阵，字母 "B"表示校验位部分矩阵。8. 根据权利要求2所述的装置，其特征在于，该装置还包括第一类填充器，用于在重复 器之前，对待编码的源数据分组填充ql个元素扩展得到第一数据分组，所述ql是正整数。9. 根据权利要求2或8所述的装置，其特征在于，该装置还包括第二类填充器，用于对 经过重复器后的数据分组填充q2个元素得到第二数据分组，输出到编码器，所述q2是正整 数。10. 根据权利要求9所述的装置，其特征在于，所述编码器为（nbXz，kbXz)LDPC编码 器，具体用于在编码之前，读取基础奇偶校验矩阵，将基础奇偶校验矩阵中的r个非-1元素 值置成-1，之后编码得到校验数据分组，其中，nb是基础奇偶校验矩阵的列数，z是扩展因 子，其中z是正整数，nb是正整数，kb是正整数，kb=nb-mb，mb是基础奇偶校验矩阵的行数， mb是正整数，r是大于等于0、且小于rO的整数，rO是原基础奇偶校验矩阵中非-1元素个 数。11. 根据权利要求10所述的装置，其特征在于，所述基础奇偶校验矩阵具体为：其中，最左边一列为行索引，最上面一行是列索引，字母"A"表示系统位部分矩阵，字母 "B"表示校验位部分矩阵。12. 根据权利要求10所述的装置，其特征在于，该装置还包括母码生成器，用于将经过 编码器之后得到的校验数据分组和源数据分组合并成母码数据分组。13. 根据权利要求12所述的装置，其特征在于，该装置还包括速率匹配器，用于对母码 数据分组进行速率匹配得到N比特的编码数据分组，其中N为码长。14. 根据权利要求6所述的装置，其特征在于，所述编码器为（16X42,8X42)LDPC编 码器，基础奇偶校验矩阵为8X16矩阵，扩展因子z=42,待编码的源数据分组为k=80比特的 信令序列a=[a(l，&1，a2，…，a79]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列a进 行LDPC编码，得到n=672比特的编码数据分组e时，所述重复器，具体用于先将信令序列a 重复1次，并扩展得到336比特的数据分组cKcU屯，…，d335]，d值如下：所述编码器，具体用于对数据分组d进行LDPC编码，得到校验数据分组bKk，、，… ，b335]，并将信令序列a和长度为336比特的校验数据分组b合并成416比特的母码数据分 组s= [a,b] = [s0，s" …，s415]; 所述速率匹配器，具体用于将母码数据分组s构造成672比特的编码数据分组e，所述e为：15. 根据权利要求6所述的装置，其特征在于，所述编码器为（16X42,8X42)LDPC编 码器，LDPC基础奇偶校验矩阵为8X16矩阵，扩展因子z=42,待编码的源数据分组为k=40 比特的信令序列f=[f〇, ，…，f39]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列 f?进行LDPC编码，得到n=672比特的编码数据分组h时，所述重复器，具体用于先将信令序 列f?通过重复器重复1次，并扩展得到336比特的数据分组(!=['屯，…，d335]，d值如下：所述编码器，具体用于对数据分组d进行LDPC编码，得到校验数据分组bKk，、，… ，b335]，并将信令序列a和长度为336比特的校验数据分组b合并成376比特的母码数据分 组g= [f，b] = [g0,g" …，g375]; 所述速率匹配器，具体用于将母码数据分组g构造成672比特的编码数据分组h，所述h为：16. 根据权利要求13所述的装置，其特征在于，所述编码器为（16X42,8X42)LDPC编 码器，基础奇偶校验矩阵为8X16矩阵，扩展因子z=42,待编码的源数据分组为k=80比特的 信令序列a=[a(l，&1，a2，…，a79]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列a进 行LDPC编码，得到n=672比特的编码数据分组e时，有两种处理方式： 第一种： 所述重复器，具体用于将信令序列a重复1次，并扩展得到168比特的数据分组； 所述第二类填充器，具体用于对重复器扩展的数据分组填充168个比特的元素，