的阈值电压。例如，VL可以是约300mV。图1A示出了 VL相对于VH的示例。数据路径135可包括由VL供电的多个缓冲器、计算逻辑和/或其他类型的逻辑器件。这使得数据路径135中的晶体管在阈下区域中操作，并且因此比时钟树125中的晶体管(其可在强反型区域中操作)慢得多。结果，高电压时钟信号的传播延迟比数据信号的传播延迟短得多。
[0042]因为数据路径135中的晶体管在阈下区域中操作，因此数据信号的传播延迟可在宽范围上变化，这取决于晶体管的阈值电压和/或其他因素。然而，高电压时钟信号的传播延迟比这一范围内的甚至最短传播延迟都短得多。因而，在高电压时钟信号和数据信号被输入到触发器150 (其一个示例在图1B中示出)时，高电压时钟信号实际上被保证比数据信号提前至少置留时间传播到触发器150。因而，高电压时钟信号防止置留违反。
[0043]图2A不出了根据另一实施例的高电压时钟信号210的电压-时间图。高电压时钟信号210的电压可以在VH与VL之间摆动。如下文进一步讨论的，这允许来自时钟树的电荷被倾入用来对在阈下区域中操作的逻辑供电的低功率电源中。电压差VH-VL可以处于或高于时钟树中的晶体管的阈值电压。图2A还示出了具有在VL与接地之间的电压摆幅的数据信号212的示例，其中VL可对应于逻辑I且接地可对应于逻辑O。将明白，图2A中示出的数据沿和时钟沿的相对位置仅是示例性的且可变化(例如，取决于相对传播延迟)。
[0044]图2B示出了对应时钟源220和时钟树225的示例。时钟源220生成高电压时钟信号210，它经由时钟树225被分发给各设备。时钟树125可包括在VH与VL之间被供电的缓冲器，如图2B所示。因为电压差VH-VL处于或高于时钟树225中的晶体管的阈值电压，因此这些晶体管比在阈下区域中操作的晶体管快得多。结果，高电压时钟信号210的传播延迟比数据路径135中的数据信号的传播延迟短得多，从而防止置留违反。
[0045]高电压时钟信号110/210的时钟频率也可被调整以防止设立违反。在数据信号没有足够快地传播到触发器以使数据信号能在触发器准入(clock in)数据信号的时钟沿之前在触发器处安定到稳定值时，设立违反可发生。在这发生时，时钟频率可被减慢以向数据信号提供更多时间来在时钟沿之前安定。与数据相比，时钟沿转变得非常快，因为时钟沿转变斜率由VH而非VL来确定。
[0046]与VH相比，使用VL来操作数据和/或逻辑显著地降低功耗。这显著地延长了极低功率设备的电池寿命，诸如电池供电的医疗设备、跟踪设备、以及能一直开启达延长的时间段(例如，几年)但因为该设备的低功耗而由电池供电的“一直开启”设备。
[0047]高电压时钟信号110/210可被用于通过用单个NFET代替触发器中的至少一个CMOS传输门来减少触发器中的门计数(晶体管的数量)。就此，图3示出了通常用在触发器中以传输触发器内的数据信号的逻辑值的CMOS传输门305的示例。CMOS传输门包括并联耦合的PFET 310和NFET 320。PFET 310和NFET 320的栅极由互补信号来驱动。例如，NFET 320的栅极可由时钟信号来驱动，而PFET 310的栅极可由时钟信号的反相信号来驱动，或反之。PFET 310被用来传输高逻辑值，而NFET 320被用来传输低逻辑值。
[0048]图4示出包括单个NFET 420而没有PFET的传输门405的示例。当驱动NFET 420的栅极的时钟信号的高状态对应于大约与高逻辑值相同的电压时，单个NFET 420可能不能传输高逻辑值。这是因为NFET 420的栅极处的电压在传输门420的输出440处降低了NFET 420的栅-源电压(例如，在NFET 420导通时约为Vt)。如果高逻辑值对应于低于Vt的电压，则输出440处的电压可降至零。
[0049]根据本公开的各实施例的高电压时钟信号110/210允许单个NFET 420传输高逻辑值。这是因为高电压时钟信号110/210的高状态对应于比数据信号的高逻辑值(VL)更高的电压(VH)。结果，甚至在NFET 420的栅极处的电压(VH)在输出440处降低了 NFET 420的栅-源电压时，输出440处的电压也仍然可以是约VL。这假定电压差VH-VL足够大(例如，至少与NFET 420的阈值电压Vt —样大)以吸收在NFET 420导通时NFET 420的栅-源电压。
[0050]就此，图5和6解说根据本公开的各实施例的使用高电压时钟信号110/210的门计数减少的示例。图5示出了包括CMOS传输门510、三态反相器520、以及反相器530的触发器505的不例。三态反相器520和反相器530形成可开关锁存器，并且CMOS传输门510被用来将逻辑数据值传输到该锁存器。[0051 ] 图6示出了触发器605的示例，其中CMOS传输门510被第一单NFET传输门610代替，且三态反相器520被第二单NFET传输门620和反相器630代替。与图5的触发器505相比，这将触发器605的门计数减少了至少两个。背靠背反相器630和640形成通过第二单NFET传输门620来开关的锁存器。在这一示例中，数据信号可具有在VL与接地之间的电压摆幅以降低功耗，如上所讨论的。触发器605中的反相器中的一者或多者可由VL供电以在阈下区域中操作对应的晶体管来节省功率。单NFET传输门610和620被高电压时钟信号或其反相信号来进行时钟定时。如上所讨论的，高电压时钟信号使得能使用单NFET传输门来减少门计数。
[0052]扫描复用器中的门计数也可被减少。常规扫描复用器包括用于在测试一个或多个触发器的功能性的扫描路径与正常操作的数据路径之间切换复用器的PFET和NFET。因为数据在VL处操作，所以复用器的门计数可通过用单个NFET代替复用器中的PFET和NFET对并将该单个NFET的栅极耦合到VH或接地(取决于该单个NFET被导通还是截止)而被减少。在正常操作中，单个NFET要么总是导通要么总是截止，因为在正常操作中，复用器总是切换到数据路径。因而，单个NFET不消耗与翻转NFET相关联的动态功率，并且NFET的栅极可被硬连线到VH或接地。
[0053]如上所讨论的(例如，关于图2A和2B)，高电压时钟信号210的电压在VH与VL之间摆动。因而，高电压时钟信号210具有与VL的电压相对应的低状态。在一些应用中，VL可能没有低到足以完全截止传输门，从而导致漏泄电流可能过高。因此，在一个实施例中，在高电压时钟信号210被输入到对应设备(例如，触发器)之前，电压转换器可被置于时钟树的末端。图7示出了处于与触发器150相对应的时钟树225末端的电压转换器710的示例。转换器710将高电压时钟信号210转换成具有较低的低状态电压的经转换高电压时钟信号。图8A示出了具有在VH与VL之间的电压摆幅的高电压时钟信号210的示例。图8B示出了从电压转换器810输出的经转换高电压时钟信号810。与高电压时钟信号210相比，经转换高电压时钟信号810可由于转换器710中的内部延迟而被稍微延迟。在这一示例中，经转换高电压时钟信号810具有在VH与接地之间的电压摆幅(全电压摆幅)。经转换高电压时钟信号810被输入到触发器150，使得触发器中的逻辑使用经转换时钟信号来进行时钟定时。例如，经转换时钟信号810可被用来对传输门进行时钟定时，其中经转换时钟信号810的较低的低状态电压减小了传输门在截止状态中的漏泄电流。
[0054]图9示出了根据本公开的一实施例的电压转换器910的示例性实现。电压转换器910可被用来实现图7中所示的转换器710以提供具有全电压摆幅的经转换时钟信号。转换器910包括第一反相器915、第二反相器920、第一 PFET 925、第二 PFET 930、以及第一NFET 935和第二 NFET 940。第一和第二反相器915和920串联耦合且在VH与VL之间被供电。第一 PFET 925和第二 PFET 930的源极耦合到VH，第一 NFET 935的漏极耦合到第一PFET 925的漏极，第二 NFET 940的漏极耦合到第二 PFET 930的漏极，并且第一 NFET 935和第二 NFET 940的源极耦合到接地。第一 PFET 925的栅极由第二反相器920的输出来驱动，且第二PFET 930的栅极由第一反相器915的输出来驱动。第一NFET 935的栅极交叉耦合到第二 PFET 930和第二 NFET 940的漏极。第二 NFET 940的栅极交叉耦合到第一 PFET925和第一 NFET 935的漏极。晶体管950的输出从节点945取得。
[0055]高电压时钟信号210可被输入到第一反相器915。在输入时钟信号处于高状态时，第一 PFET 925的栅极用电压V