配置成用 于处理电路去执行的程序指令，使得所述处理电路去执行图8中流程图800的方法。
[0070] 本发明给出了卷积编码器用于32-比特网格编码的例子，但本发明并不局限于 此。本发明适用于任意数量的网格编码比特数。事实上，随着网格编码比特数的增加，甚至 可以获得更高的增益。
[0071] 虽然上述已经结合了示范性实施例进行描述，可以理解的，术语"示范性"只是意 味着作为一个例子，而不是作为最好的或者优选的。因此，本发明将覆盖可能包括在本发明 范围内的替换、修改和等同的例子。
[0072] 此处，尽管已经示出和描述了具体的实施例，可以理解的，对于本领域的技术人员 来说，各种替换和/或者等同的实施来代替本发明示出的或者描述的具体实施例都将处于 本发明的保护范围之内。这将用于覆盖对此处描述的具体实施例的任何改编或者改变。
【主权项】
1. 一种用于将输入字生成为编码字的网格编码调制器（TCM)，所述TCM包括： 第一逻辑分支，其配置成生成所述编码字的数据部分； 与所述第一逻辑分支并行连接第二逻辑分支，在所述编码字的所述数据部分生成之 后，其配置成用于生成所述编码字的相应的奇偶校验部分。2. 根据权利要求1所述的TCM，其中，所述第二逻辑分支包括寄存器，所述寄存器配置 成保留所述输入字的最后一比特，直到生成所述编码字的所述奇偶校验部分。3. 根据权利要求2所述的TCM，其中，所述编码字的所述数据部分包括一比特。4. 根据权利要求2所述的TCM，其中，所述编码字的所述数据部分包括多个比特。5. 根据权利要求1-4中的任一项所述的TCM，还包括： 卷积编码器，其包括所述第一逻辑分支和所述第二逻辑分支； 调制器，其配置成将所述编码字的所述数据部分和所述编码字的所述奇偶校验部分的 每一比特调制为相对应的符号。6. 根据权利要求5所述的TCM，其中，所述调制器配置成执行连续相位调制。7. 根据权利要求5所述的TCM，其中，所述调制器配置成执行2GFSK(高斯频移键控） 调制。8. 根据权利要求1-4和6-7中的任一项所述的TCM，其中，所述第二逻辑分支包括： 第一寄存器，其具有配置成接收所述输入字的输入，和输出； 第一模2加法器，其具有与所述第一寄存器的所述输出连接的第一输入、第二输入、第 三输入和输出； 第二寄存器，其具有与所述第一模2加法器的所述输出连接的输入和与所述第一模2 加法器的所述第三输入连接的输出； 第二模2加法器，其具有与所述第二寄存器的所述输出连接的第一输入、第二输入和 配置成用于输出所述编码字的所述奇偶校验部分的输出；以及 第三寄存器，其具有与所述第二寄存器的所述输出连接的输入、与所述第一模2加法 器的所述第二输入连接并且与所述第二模2加法器的所述第二输入连接的输出。9. 根据权利要求1-4和6-7中的任一项所述的TCM，其中，所述第二逻辑分支包括： 第一寄存器，其具有配置成接收所述输入字的输入，和输出； 第一模2加法器，其具有与所述第一寄存器的所述输出连接的第一输入、第二输入、第 三输入和输出； 第二寄存器，其具有与所述第一模2加法器的所述输出连接的一个输入和与所述第一 模2加法器的所述第三输入连接的输出； 第二模2加法器，其具有与所述第一模2加法器的所述输出连接的第一输入、第二输入 和配置成输出所述编码字的所述奇偶校验部分的输出； 第三寄存器，其具有与所述第二寄存器的所述输出连接的输入，和输出；以及 第四寄存器，其具有与所述第三寄存器的所述输出连接的输入、与所述第一模2加法 的所述第二输入连接并且与所述第二摸2加法的所述第二输入连接的输出。10. 根据权利要求1-4和6-7中的任一项所述的TCM，其中，所述第二逻辑分支包括： 第一寄存器，其具有配置成接收所述输入字的输入，和输出； 第一模2加法器，其具有与所述第一寄存器的所述输出连接的第一输入、第二输入、第 三输入、第四输入、第五输入和输出； 第二寄存器，其具有与所述第一模2加法器的所述输出连接的输入和与所述第一模2 加法器的所述第五个输入连接的输出； 第二模2加法，其具有与所述第一模2加法器的所述输出连接的第一输入、与所述第二 寄存器的所述输出连接的第二输入、第三输入和配置成输出所述编码字的所述奇偶校验部 分的输出； 第三寄存器，其具有与所述第二寄存器的所述输出连接的输入和与所述第一模2加法 器的所述第四输入连接的输出； 第四寄存器，其具有与所述第三寄存器的所述输出连接的输入和与所述第一模2加法 器的所述第三输入连接的输出；以及 第五寄存器，其具有与所述第四寄存器的所述输出连接的输入、与所述第一模2加法 器的所述第二输入连接并且与所述第二模2加法器的所述第三输入连接的输出。11. 一种包括了权利要求1-4和6-7中的任一项所述的TCM的无线通信设备。12. -种用于将输入字生成为编码字的网格编码调制器（TCM)，所述TCM编码器包括： 第一逻辑装置，用于生成所述编码字的数据部分； 与所述第一逻辑装置并行连接的第二逻辑装置，在所述编码字的所述数据部分生成之 后，其用于生成所述编码字的相应的奇偶校验部分。13. 根据权利要求12所述的TCM，其中，所述第二逻辑装置包括一个寄存器，所述寄存 器配置成保留所述输入字的最后一比特，直到生成所述编码字的所述奇偶校验部分。14. 根据权利要求13所述的TCM，其中，所述寄存器增加了所述编码器的约束长度。15. 根据权利要求12-14中的任一项所述的TCM，还包括： 卷积编码装置，其包括所述第一逻辑装置和所述第二逻辑装置； 调制装置，其将所述编码字的所述数据部分和所述奇偶校验部分的每一比特调制为相 对应的符号。16. 根据权利要求15所述的TCM，其中，所述调制装置是连续相位调制装置。17. 根据权利要求15所述的TCM，其中，所述调制装置配置成执行2GFSK(高斯频移键 控）调制的装置。18. -种用于将输入字生成为网格编码调制（TCM)编码字的方法，，所述方法包括： 由卷积编码器的第一逻辑分支生成所述编码字的数据部分； 由卷积编码器的与所述第一逻辑分支并行连接的第二逻辑分支，在所述编码字的所述 数据部分生成之后，生成所述编码字的相应的奇偶校验部分。19. 根据权利要求18所述的方法，还包括： 由寄存器在所述第二逻辑分支保留所述输入字的最后一比特，直到生成所述编码字的 所述奇偶校验部分。20. 根据权利要求19所述的方法，其中，所述编码字的所述数据部分包括一比特。21. 根据权利要求19所述的方法，其中，所述编码字的所述数据部分包括多个比特。22. 根据权利要求18-21中的任一项所述的方法，还包括： 由调制器将所述编码字的所述数据部分和所述奇偶校验部分的每一比特调制为相对 应的符号。23. 根据权利要求22所述的方法，其中，所述调制包括连续相位调制。24. 根据权利要求21所述的方法，其中，所述调制包括2GFSK(高斯频移键控）调制。25. -种在非瞬时性计算机可读介质上体现的计算机程序产品，包括程序指令，其配置 成当由处理电路执行所述程序指令时，使得所述处理电路实施权利要求18-21和23-24中 的任一项所述的方法。
【专利摘要】一种网格编码调制器和方法，用于将输入字转化为编码字。TCM有第一逻辑分支，配置成用于生成所述编码字的数据部分；以及第二逻辑分支，与所述第一逻辑分支并行地连接，在所述编码字的所述数据部分生成之后，配置成用于生成所述编码字的相应的奇偶校验部分。
【IPC分类】H03M13/25, H03M13/23
【公开号】CN105356894
【申请号】CN201510226527
【发明人】Y·张
【申请人】英特尔公司
【公开日】2016年2月24日
【申请日】2015年5月6日
【公告号】DE102015106966A1, US20150358033