ET管M2和第四FinFET管M4的鳍的数量为2。
[0030] 本实施例中，第一FinFET管Ml、第二FinFET管M2、第三FinFET管M3和第四FinFET管 M4的阈值电压为0.6V。
[0031] 本实施例中，将第二反相器F2的输出端、第一 FinFET管Ml的前栅和第四FinFET管 M4的背栅的连接端的信号记为CLK，第一反相器F1的输出端、第二反相器F2的输入端、第二 FinFET管M2的前栅和第三FinFET管M3的背栅的连接端的信号记为CLKb。
[0032] 实施例四：如图2所示，一种基于FinFET器件的时钟控制触发器，包括第一FinFET 管Ml、第二FinFET管M2、第三FinFET管M3、第四FinFET管M4、第一反相器F1、第二反相器F2、 第三反相器F3、第四反相器F4、第五反相器F5和第六反相器F6;第一FinFET管Ml和第三 FinFET管管，第二FinFET管M2和第四FinFET管M4为N型FinFET管；第一反相 器F1和第二反相器F2的电路结构相同，第三反相器F3和第五反相器F5的电路结构相同，第 四反相器F4和第六反相器F6的电路结构相同；第一反相器F1的输入端为时钟控制触发器的 时钟信号输入端，时钟控制触发器的时钟信号输入端接入时钟信号CLK1，第一反相器F1的 输出端、第二反相器F2的输入端、第二FinFET管M2的前栅和第三FinFET管M3的背栅连接，第 二反相器F2的输出端、第一 FinFET管Ml的前栅和第四FinFET管M4的背栅连接，第一 FinFET 管Ml的源极和第三FinFET管M3的源极均接入电源，第二FinFET管M2的源极接地，第一 FinFET管Ml的背栅和第二FinFET管M2的背栅连接且其连接端为时钟控制触发器的信号输 入端，时钟控制触发器的信号输入端输入输入信号D，第一 FinFET管Ml的漏极、第二FinFET 管M2的漏极、第三反相器F3的输出端、第四反相器F4的输入端、第三F inFET管M3的前栅和第 四FinFET管M4的前栅连接，第三反相器F3的输入端和第四反相器F4的输出端连接，第三 FinFET管M3的漏极、第四FinFET管M4的漏极、第五反相器F5的输出端和第六反相器F6的输 入端连接且其连接端为时钟控制触发器的正相信号输出端，时钟控制触发器的正相信号输 出端输出信号D，第四FinFET管M4的源极接地，第五反相器F5的输入端和第六反相器F6的输 出端连接且其连接端为时钟控制触发器的反相信号输出端，第一 FinFET管Ml和第三FinFET 管M3的鳍的数量为4,第二FinFET管M2和第四FinFET管M4的鳍的数量为2。
[0033] 如图3(a)和图3(f)所示，本实施例中，第一反相器包括第五FinFET管M5和第六 FinFET管M6，第五FinFET管管，第六FinFET管M6为N型FinFET管；第五FinFET 管M5的源极、第五FinFET管M5的背栅和第六FinFET管M6的背栅均接入电源，第五FinFET管 M5的前栅和第六FinFET管M6的前栅连接且其连接端为反相器的输入端，第五FinFET管M5的 漏极和第六FinFET管M6的漏极连接且其连接端为反相器的输出端，第六FinFET管M6的源极 接地，第五FinFET管M5的鳍的数量为2，第六FinFET管M6的鳍的数量为1;第三反相器包括第 七FinFET管M7和第八FinFET管M8，第七FinFET管管，第八FinFET管M8为N型 FinFET管；第七FinFET管M7的源极、第七FinFET管M7的背栅和第八FinFET管M8的背栅均接 入电源，第七FinFET管M7的前栅和第八FinFET管M8的前栅连接且其连接端为反相器的输入 端，第七FinFET管M7的漏极和第八FinFET管M8的漏极连接且其连接端为反相器的输出端， 第八FinFET管M8的源极接地，第七FinFET管M7的鳍的数量为1，第八FinFET管M8的鳍的数量 为1;第四反相器包括第九FinFET管M9和第十FinFET管M10,第九FinFET管 管，第十FinFET管M10为N型FinFET管；第九FinFET管M9的源极、第九FinFET管M9的背栅和第 十FinFET管M10的背栅均接入电源，第九FinFET管M9的前栅和第十FinFET管M10的前栅连接 且其连接端为反相器的输入端，第九FinFET管M9的漏极和第十FinFET管M10的漏极连接且 其连接端为反相器的输出端，第十FinFET管M10的源极接地，第九FinFET管M9的鳍的数量为 4,第十FinFET管M10的鳍的数量为2。
[0034] 本实施例中，将第二反相器F2的输出端、第一FinFET管Ml的前栅和第四FinFET管 M4的背栅的连接端的信号记为CLK，第一反相器F1的输出端、第二反相器F2的输入端、第二 FinFET管M2的前栅和第三FinFET管M3的背栅的连接端的信号记为CLKb。
[0035] 实施例五：如图2所示，一种基于FinFET器件的时钟控制触发器，包括第一 FinFET 管Ml、第二FinFET管M2、第三FinFET管M3、第四FinFET管M4、第一反相器F1、第二反相器F2、 第三反相器F3、第四反相器F4、第五反相器F5和第六反相器F6;第一FinFET管Ml和第三 FinFET管管，第二FinFET管M2和第四FinFET管M4为N型FinFET管；第一反相 器F1和第二反相器F2的电路结构相同，第三反相器F3和第五反相器F5的电路结构相同，第 四反相器F4和第六反相器F6的电路结构相同；第一反相器F1的输入端为时钟控制触发器的 时钟信号输入端，时钟控制触发器的时钟信号输入端接入时钟信号CLK1，第一反相器F1的 输出端、第二反相器F2的输入端、第二FinFET管M2的前栅和第三FinFET管M3的背栅连接，第 二反相器F2的输出端、第一 FinFET管Ml的前栅和第四FinFET管M4的背栅连接，第一 FinFET 管Ml的源极和第三FinFET管M3的源极均接入电源，第二FinFET管M2的源极接地，第一 FinFET管Ml的背栅和第二FinFET管M2的背栅连接且其连接端为时钟控制触发器的信号输 入端，时钟控制触发器的信号输入端输入输入信号D，第一 FinFET管Ml的漏极、第二FinFET 管M2的漏极、第三反相器F3的输出端、第四反相器F4的输入端、第三F inFET管M3的前栅和第 四FinFET管M4的前栅连接，第三反相器F3的输入端和第四反相器F4的输出端连接，第三 FinFET管M3的漏极、第四FinFET管M4的漏极、第五反相器F5的输出端和第六反相器F6的输 入端连接且其连接端为时钟控制触发器的正相信号输出端，时钟控制触发器的正相信号输 出端输出信号D，第四FinFET管M4的源极接地，第五反相器F5的输入端和第六反相器F6的输 出端连接且其连接端为时钟控制触发器的反相信号输出端，第一 FinFET管Ml和第三FinFET 管M3的鳍的数量为4,第二FinFET管M2和第四FinFET管M4的鳍的数量为2。
[0036] 如图3(a)和图3(f)所示，本实施例中，第一反相器包括第五FinFET管M5和第六 FinFET管M6，第五FinFET管管，第六FinFET管M6为N型FinFET管；第五FinFET 管M5的源极、第五FinFET管M5的背栅和第六FinFET管M6的背栅均接入电源，第五FinFET管 M5的前栅和第六FinFET管M6的前栅连接且其连接端为反相器的输入端，第五FinFET管M5的 漏极和第六FinFET管M6的漏极连接且其连接端为反相器的输出端，第六FinFET管M6的源极 接地，第五FinFET管M5的鳍的数量为2，第六FinFET管M6的鳍的数量为1;第三反相器包括第 七FinFET管M7和第八FinFET管M8,第七FinFET管管，第八FinFET管M8为N型 FinFET管；第七FinFET管M7的源极、第七FinFET管M7的背栅和第八FinFET管M8的背栅均接 入电源，第七FinFET管M7的前栅和第八FinFET管M8的前栅连接且其连接端为反相器的输入 端，第七FinFET管M7的漏极和第八FinFET管M8的漏极连接且其连接端为反相器的输出端， 第八FinFET管M8的源极接地，第七FinFET管M7的鳍的数量为1，第八FinFET管M8的鳍的数量 为1;第四反相器包括第九FinFET管M9和第十FinFET管M10,第九FinFET管 管，第十FinFET管M10为N型FinFET管；第九FinFET管M9的源极、第九FinFET管M9的背栅和第 十FinFET管M10的背栅均接入电源，第九FinFET管M9的前栅和第十FinFET管M10的前栅连接 且其连接端为反相器的输入端，第九FinFET管M9的漏极和第十FinFET管M10