本实用新型属于机载视频采集领域，具体涉及一种高分辨率机载视频采集结构。
背景技术：
由于机载显控系统采用ARINC818传输模式，且视频分辨率为2560*1024/30fps。而目前的机载视频采集设备只能对1600*1200/60fps，1600*1200/30fps，1280*1024/60fps，1024*768/60fps，1024*768/30fps等DVI格式的数字视频进行采集，无法实现对2560*1024/30fps的ARINC818总线数据采集。
技术实现要素：
有鉴于此，本实用新型提供一种高分辨率机载视频采集结构，其能够用于高分辨率、低帧频ARINC818光纤视频信号的转换，解决高分辨率机载视频的采集问题，为航空试飞领域开展的各项飞机飞行试验提供及时、可靠的视频数据。
为解决现有技术存在的问题，本实用新型的技术方案是：一种高分辨率机载视频采集结构，其特征在于：包括光电转换模块、视频转换模块和FPGA控制模块；
ARINC818光信号通过光电转换模块转换成ARINC818电信号，后发送到视频转换模块，视频转换模块将ARINC818电信号转换为两路DVI信号输出；视频转换模块还将ARINC818电信号发送到FPGA控制模块, FPGA控制模块对ARINC818电信号进行解码缓存读取，插帧并进行DVI编码输出。
所述的FPGA控制模块包括解码模块、缓存模块、插帧模块、DVI编码模块；
所述的解码模块将ARINC818电信号进行10b/8b解码后去除IDLE以及辅助数据，依据帧头以及容器头的相应信息提取像素数据按行缓存至缓存模块，插帧模块依次读取同一逻辑缓冲区的相邻视频帧进行插帧，DVI编码模块对插帧后的视频数据进行DVI编码模块输出。
所述的DDR3划分为2个逻辑缓冲区，每个逻辑缓冲区采取三级缓存模式，分别对应输出的两路视频。
所述的插帧模块包括第一插帧模块和第二插帧模块。
所述的DVI编码模块包括第一DVI编码模块和第二DVI编码模块。
与现有技术相比，本实用新型的优点如下：
本实用新型利用ARINC818按行组帧的传输模式，对ADVB（Avionics Digital Video Bus航空电子视频总线）帧图像进行解码，重组，插帧，编码等处理，完成了一路2560*1024/30fps ARINC818视频数据流至两路1280*1024/60fpsDVI视频数据流的转换，实现了高分辨率、低帧频视频信号的采集，本专利通过硬件开发，实现了高分辨率ARINC818视频的采集功能，完成了2560*1024/30fpsARINC818光纤视频信号的画面分割、插帧，将一幅分辨率为2560*1024ARINC818光纤视频信号分割成两幅分辨率1280*1024的DVI电信号，同时将帧频为30fps视频信号插帧至60fps，实现了高分辨率、低帧频视频信号的采集，保障了航空试飞领域的飞行试验任务顺利完成。
本实用新型转换过程中首先通过光电探测将光信号转换成电信号，基于ARINC818协议中按行缓冲按行显示的模式对ARINC818标准的视频数据进行解码、重组、插帧、编码，实现高分辨率视频的画面分割与插帧。
附图说明
图1为本实用新型结构框图；
图2为DVI信号编码示意图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
一种高分辨率机载视频采集结构，包括光电转换模块1、视频转换模块2和FPGA控制模块3；ARINC818光信号通过光电转换模块1转换成ARINC818电信号，后发送到视频转换模块2，视频转换模块2将ARINC818电信号分为两路DVI信号输出；视频转换模块2还将ARINC818电信号发送到FPGA控制模块3, FPGA控制模块3对ARINC818电信号进行解码缓存后，根据地址信息按行从缓存读取并进行插帧，随后DVI编码输出。所述的FPGA控制模块3包括解码模块4、缓存模块5插帧模块和DVI编码模块，所述的解码模块4将ARINC818电信号进行10b/8bA解码后去除IDLE以及辅助数据，依据帧头以及容器头等辅助信息提取像素数据按行缓存至缓存模块5中进行缓冲，插帧模块根据地址信息按行依次读取同一逻辑缓冲区的相邻两帧视频图像，采用三维递归运动估计以及中值平滑滤波进行内插帧，DVI编码模块对插帧后的视频数据进行DVI编码模块输出。
本实施例提供一种高分辨率机载视频采集结构（参加图1），包括光电转换模块1、视频转换模块2和FPGA控制模块3；实现高分辨率机载视频的采集需要将视频信号转换成满足试飞测试采集条件的视频。对于2560*1024/30fpsARINC818光信号至1280*1024/60fpsDVI电信号的转换,首先需要经过光电转换模块，将ARINC818光信号转换成电信号，然后在FPGA实现视频画面分割与插帧。
光电转换：光电转换是基于光电效应，将光信号转换成电信号。当入射光的频率超过某一基线频率时，受光照的金属物表面就会逸出光电子，即光电效应。有效的完成光电转换包含光检测，前置放大，均衡，判决再生与定时提取，峰值检波与AGC放大等过程。
画面分割与插帧。ARINC818是“按行缓冲按行显示”,传输单元为可变的ADVB帧。一个ADVB容器对应一幅完整的图像，包含若干个ADVB帧。对于2560*1024ARINC818视频图像，每幅图像中每个像素数据为24bit，即每一行像素数据的数据量是7680Bytes。一个ADVB帧的最大负载是2112Bytes，因此一行像素数据需要4个ADVB帧进行传输，即一幅图像包含4096个ADVB帧。再加上一个头帧，共需要4097个ADVB帧才能传输一幅完整的图像。拆分后的分辨率为1280*1024，每一行的数据量为3840Bytes，需要2个ADVB帧。因此在缓冲过程中，原视频每行像素数据分为前后两部分分别缓存在两个逻辑缓冲区。
在接收端，经过光电转换后的ARINC818电信号，进行10b/8b解码，并去除IDLE以及辅助数据，依据帧头、容器头以及辅助信息提取像素数据按行缓存至DDR3中。一个DDR3划分为6个缓冲区，每个缓冲区可以存储一帧1280*1024的24bitRGB数据，每路1280*1024视频流采用三级缓存进行缓存。两个插帧模块根据地址信息按行读取同一逻辑缓冲区的相邻视频帧并进行内插帧，插帧过程采用现有的三维递归块运动估计算法以及中值平滑滤波实现。DVI编码模块对插帧后的视频进行DVI编码输出。如图2，原ARINC818总线数据采用异步传输的模式，因此DVI编码模块采用锁相环技术产生100MHz的本地像素时钟，容器头作为场同步信息，ADVB帧间的IDLE作为行同步信息，控制信号采用固定的编码表。输出信号满足VESA标准。
以上所述，仅为本实用新型的较佳实施例而已，并非用于限定本实用新型的保护范围。