一种基于HI3516的视频捕捉系统的制作方法

文档编号:14478269
研发日期:2018/5/19

一种视频捕捉系统,属于视频捕捉技术领域,主要涉及一种基于HI3516的视频捕捉系统。



背景技术:

随着社会的发展和科技的进步,越来越多的摄像设备走进了人们的日常生活。随着摄像头的增多,摄像头的数据存储量很大,仅凭人工方式浏览和查看特定目标如同大海捞针,因此对摄像头人像的捕捉技术成了当前研究的热点问题。然而,目前市场上同类产品识别速度慢、识别准确率低,识别自动化程度低,不能满足人们的生产需求。



技术实现要素:

为了解决上述问题,本实用新型公开了一种基于HI3516的视频捕捉系统,不仅结构简单,生产成本低,而且识别速度快、识别准确率高、识别自动化程度高,易于实现。

本实用新型的目的是这样实现的:

一种基于HI3516的视频捕捉系统,包括HI3516芯片单元、FPGA芯片单元、PC主板单元和系统供电单元;HI3516芯片单元、FPGA芯片单元、PC主板单元依次连接,系统供电单元输出端与HI3516芯片单元和FPGA芯片单元相连接,PC主板单元的输出端连接系统供电单元;所述HI3516芯片单元包括第一主控芯片和与第一主控芯片相连接的第一外围电路; FPGA芯片单元包括第二主控芯片和与第二主控芯片相连接的第二外围电路;所述系统供电单元包括并行连接的第一路降压输出电路、第二路降压输出电路、第三路降压输出电路和第四路降压输出电路,第一路降压输出电路的输出端连接HI3516芯片单元,第二路降压输出电路、第三路降压输出电路和第四路降压输出电路的输出端均连接FPGA芯片单元。

所述HI3516芯片单元中第一主控芯片为HI3516,第一外围电路包括第一FLASH电路、DDR3电路、第一JTAG接口电路、时钟电路和复位电路;所述第一主控芯片HI3516通过BT656协议与FPGA芯片单元进行通讯,然后,对采用H.264等格式压缩的视频进行解压,回传给相连接的FPGA芯片单元,所述第一主控芯片主频240MHz,第一FLASH电路包括第一FLASH芯片,选用EPCS16,容量16MB,所述第一FLASH芯片为闪存,掉电数据不丢失。

所述FPGA芯片单元中第二主控芯片为EP4CGX15BF14C8,所述外围电路包括第二FLASH电路、晶振电路、第二JTAG接口电路和PCIe接口电路;所述晶振电路频率50MHz,工作电压3.3V,匹配电阻33Ω。

所述系统供电单元中第一路降压输出电路包括第一降压芯片,所述第二路降压输出电路包括第二降压芯片,所述第三路降压输出电路包括第三降压芯片,所述第四路降压输出电路包括第四降压芯片;所述第二降压芯片、第三降压芯片和第四降压芯片为单输出的LDO线性降压芯片;所述第一降压芯片为MP1493,调压范围4.2V-16V,最大输出电流3A;,所述第二降压芯片为REG1117-3.3;,所述第三降压芯片为REG1117-2.5;,所述第四降压芯片为REG1117-1.2。

本实用新型与现有技术相比,具有如下有益效果:根据本实用新型所公开的一种基于HI3516的视频捕捉系统,识别速度快,识别准确率高,识别自动化程度高。而且本实用新型成本低,装置简单,对人像视频捕捉具有重要作用,易于实现。

附图说明

图1是根据本实用新型的实施例的一种基于HI3516的视频捕捉系统的结构框图。

具体实施方式

一种基于HI3516的视频捕捉系统,包括HI3516芯片单元、FPGA芯片单元、PC主板单元和系统供电单元;HI3516芯片单元、FPGA芯片单元、PC主板单元依次连接,系统供电单元输出端与HI3516芯片单元和FPGA芯片单元相连接,PC主板单元的输出端连接系统供电单元;所述HI3516芯片单元包括第一主控芯片和与第一主控芯片相连接的第一外围电路; FPGA芯片单元包括第二主控芯片和与第二主控芯片相连接的第二外围电路;所述系统供电单元包括并行连接的第一路降压输出电路、第二路降压输出电路、第三路降压输出电路和第四路降压输出电路,第一路降压输出电路的输出端连接HI3516芯片单元,第二路降压输出电路、第三路降压输出电路和第四路降压输出电路的输出端均连接FPGA芯片单元。

所述HI3516芯片单元中第一主控芯片为HI3516,第一外围电路包括第一FLASH电路、DDR3电路、第一JTAG接口电路、时钟电路和复位电路;所述第一主控芯片HI3516通过BT656协议与FPGA芯片单元进行通讯,然后,对采用H.264等格式压缩的视频进行解压,回传给相连接的FPGA芯片单元,所述第一主控芯片主频240MHz,第一FLASH电路包括第一FLASH芯片,选用EPCS16,容量16MB,所述第一FLASH芯片为闪存,掉电数据不丢失。

所述FPGA芯片单元中第二主控芯片为EP4CGX15BF14C8,所述外围电路包括第二FLASH电路、晶振电路、第二JTAG接口电路和PCIe接口电路;所述晶振电路频率50MHz,工作电压3.3V,匹配电阻33Ω。

所述系统供电单元中第一路降压输出电路包括第一降压芯片,所述第二路降压输出电路包括第二降压芯片,所述第三路降压输出电路包括第三降压芯片,所述第四路降压输出电路包括第四降压芯片;所述第二降压芯片、第三降压芯片和第四降压芯片为单输出的LDO线性降压芯片;所述第一降压芯片为MP1493,调压范围4.2V-16V,最大输出电流3A;,所述第二降压芯片为REG1117-3.3;,所述第三降压芯片为REG1117-2.5;,所述第四降压芯片为REG1117-1.2。

当前第1页1 2 3 
猜你喜欢
网友询问留言